HBM4E 12 lớp đại diện cho một bước nhảy vọt đáng kể so với người tiền nhiệm. Samsung xác nhận chip đạt tốc độ dữ liệu ổn định 14 gigabit mỗi giây (Gbps) trên mỗi chân, với hiệu năng có thể mở rộng lên đến 16 Gbps để xử lý các yêu cầu dữ liệu cao điểm . Con số này thể hiện mức tăng hiệu năng hơn 20% so với chip HBM4 của chính Samsung
.
Băng thông bộ nhớ đạt tới 3,6 terabyte mỗi giây (TB/s) trên mỗi chồng chip (stack) trong cấu hình này, với các thiết kế đỉnh cao nhắm đến mục tiêu 4,0 TB/s . Chip đạt dung lượng 36 GB mỗi chồng, có được nhờ các die DRAM (khuôn bán dẫn DRAM) 24 Gb được sản xuất trên tiến trình công nghệ 1c tiên tiến của Samsung, kết hợp với một die nền logic (logic base die) từ xưởng đúc 4-nanomet của hãng
. Bên cạnh những cải tiến về tốc độ và băng thông thô, Samsung còn báo cáo những cải thiện về cả hiệu suất năng lượng và hiệu suất nhiệt so với thế hệ trước
.
Khi Samsung lần đầu giới thiệu HBM4E tại sự kiện Nvidia GTC 2026 vào tháng 3, công ty đã trình diễn thông số kỹ thuật 16 Gbps mỗi chân và băng thông 4,0 TB/s, cùng với công nghệ lai đồng (Hybrid Copper Bonding - HCB) thế hệ tiếp theo được thiết kế để tạo ra các chồng chip 16 lớp hoặc hơn .
Khoảng cách giữa HBM4 và HBM4E của Samsung là rất rõ ràng. HBM4 đạt tốc độ 11,7 Gbps mỗi chân (có thể mở rộng lên 13 Gbps), cao hơn khoảng 46% so với tiêu chuẩn ngành JEDEC là 8 Gbps . Băng thông của nó đạt tới 3,3 TB/s mỗi chồng, cao gấp khoảng 2,7 lần so với HBM3E
. HBM4E giờ đây đã đẩy những giới hạn đó đi xa hơn nữa, mang đến tốc độ 14–16 Gbps và mức sàn băng thông tăng lên 3,6 TB/s
.
Lộ trình công khai ban đầu của Samsung dự kiến việc xuất xưởng mẫu HBM4E sẽ diễn ra vào nửa cuối năm 2026 . Đến tháng 4 năm 2026, các báo cáo trong ngành đã hé lộ việc Samsung đẩy nhanh tiến độ phát triển nội bộ, sản xuất mẫu HBM4E đầu tiên vào tháng 5 và gấp rút vượt qua khâu kiểm định nội bộ để giao hàng cho khách hàng
. Thông báo chính thức ngày 29 tháng 5 đã xác nhận sự tăng tốc này, đưa các mẫu thành phẩm đến tay khách hàng sớm hơn so với kế hoạch gốc từ một đến hai tháng
.
Một cuộc họp báo cáo của công ty vào tháng 1 năm 2026 đã phát tín hiệu về việc lấy mẫu sản phẩm HBM4E tiêu chuẩn vào giữa năm, với các biến thể HBM tùy chỉnh sẽ ra mắt sau đó vào nửa cuối năm . Đợt giao hàng thực tế vào tháng 5 thậm chí còn đánh bại hướng dẫn quyết liệt hơn đó.
Samsung không chỉ giới hạn HBM4E ở một cấu hình duy nhất. Lộ trình của công ty trải dài qua các chồng 8 lớp, 12 lớp, và 16 lớp để đáp ứng các yêu cầu tác vụ AI và mức giá khác nhau của khách hàng .
HBM4E 16 lớp: Một biến thể 16 lớp đang được phát triển, hướng đến mục tiêu dung lượng lên đến 48 GB mỗi chồng. Samsung đang đặt cược vào công nghệ lai đồng (HCB) – một phương pháp liên kết trực tiếp đồng-đồng loại bỏ các vi chấu (micro-bump) truyền thống giữa các lớp – như một quy trình then chốt để đạt được khả năng xếp chồng 16 lớp đáng tin cậy với điện trở nhiệt giảm đáng kể . Tại GTC 2026, Samsung tuyên bố HCB giảm hơn 20% điện trở nhiệt so với liên kết nén nhiệt (thermal compression bonding)
.
HBM4E 8 lớp: Cấu hình 8 lớp cũng là một phần trong kế hoạch sản phẩm, dù Samsung chưa công bố chi tiết lộ trình riêng cho phiên bản này. Nó đóng vai trò như một điểm khởi đầu với dung lượng thấp hơn, tối ưu về chi phí trong gia đình HBM4E .
Đợt xuất xưởng HBM4E là nước đi mới nhất trong cuộc chiến kéo dài nhiều năm, với phần thưởng cực lớn giữa Samsung và SK Hynix nhằm kiểm soát chuỗi cung ứng bộ nhớ AI. Hai công ty Hàn Quốc này cùng nhau sản xuất khoảng 90% tổng lượng HBM toàn cầu .
Samsung đã giành được vị trí dẫn đầu ban đầu trong thế hệ HBM thứ sáu khi bắt đầu sản xuất hàng loạt và xuất xưởng thương mại HBM4 vào tháng 2 năm 2026, trở thành nhà sản xuất đầu tiên thương mại hóa tiêu chuẩn bộ nhớ mới này . Những lô hàng đó được gửi đến các khách hàng lớn, bao gồm cả Nvidia, dành cho nền tảng AI Vera Rubin thế hệ mới của họ
. HBM4 của Samsung đã tận dụng một lựa chọn tiến trình đầy táo bạo: sử dụng DRAM 1c tiên tiến, trong khi các đối thủ SK Hynix và Micron chọn nút DRAM 1b đã chín muồi hơn
. Xưởng đúc bán dẫn nội bộ của Samsung cũng đảm nhiệm sản xuất die nền logic cho HBM4 – một lợi thế cấu trúc mà SK Hynix (vốn phụ thuộc vào TSMC cho phần logic) không có được
.
Quyết định thúc đẩy DRAM 1c từ sớm của Samsung đi kèm với một cái giá. Tính đến tháng 4 năm 2026, tỷ lệ sản phẩm DRAM đạt chuẩn dành cho HBM4 được ước tính là dưới 60%, và dù Samsung đặt mục tiêu đưa tỷ lệ này lên gần mức hoàn chỉnh vào nửa cuối năm 2026, nhưng tỷ lệ thấp đã hạn chế khối lượng cung ứng tổng thể . Sự hao hụt thêm còn có thể xảy ra trong quá trình lắp ráp HBM cuối cùng, làm trầm trọng thêm thách thức
. Ngược lại, SK Hynix đang có tỷ lệ sản phẩm đạt chuẩn tốt hơn trên các sản phẩm HBM3E của mình, nhờ sử dụng công nghệ đóng gói MR-MUF đã chín muồi và tiến trình 1b đã được kiểm chứng
.
Bằng cách xuất xưởng mẫu HBM4E 12 lớp vào tháng 5 năm 2026 – trước khi bất kỳ đối thủ nào công bố các mẫu tương đương – Samsung đã tạo ra vị trí dẫn đầu sớm trong phân khúc thế hệ kế tiếp này . SK Hynix tính đến cuối tháng 5 vẫn chưa công bố việc xuất xưởng mẫu HBM4E của riêng mình. Kế hoạch được cho là của Google về việc bỏ qua HBM4 và tiến thẳng lên HBM4E cho các bộ xử lý TPU tương lai có khả năng đã gia tăng áp lực buộc cả hai công ty Hàn Quốc phải đẩy nhanh lộ trình của mình
. Tuy nhiên, động lực thị trường vẫn đầy biến động: SK Hynix vẫn giữ lợi thế về sản lượng và tỷ lệ đạt chuẩn trên HBM3E, và được cho là đang nắm giữ 60–70% đơn hàng HBM4 ban đầu của Nvidia, dù một số báo cáo cho thấy Nvidia có thể đã nới lỏng các thông số kỹ thuật cung ứng HBM4 trong bối cảnh toàn ngành gặp khó về tỷ lệ sản phẩm đạt chuẩn
.
Bên dưới những thông báo sản phẩm, Samsung và SK Hynix đang đặt cược vào những công nghệ khác biệt cơ bản. Samsung đang quyết liệt chuyển sang công nghệ lai đồng (HCB) cho các chồng HBM4 16 lớp và HBM4E tương lai – một kỹ thuật cho phép các lớp mỏng hơn và hiệu suất nhiệt tốt hơn, nhưng lại đặt ra những phức tạp mới trong sản xuất . Trong khi đó, SK Hynix tiếp tục tinh chỉnh quy trình MR-MUF tiên tiến (Mass Reflow Molded Underfill) của mình, vốn đã có thành tích đã được chứng minh về sự ổn định tỉ lệ đạt chuẩn trên các chồng 12 lớp
. Cuộc đua xem công ty nào có thể mở rộng quy mô lên các lớp cao hơn một cách hiệu quả về chi phí sẽ có khả năng quyết định người chiến thắng dài hạn trong thị trường bộ nhớ AI.
Comments
0 comments