Cược 50x của TSMC vào Silicon Photonics: COUPE sẽ định hình lại trung tâm dữ liệu AI như thế nào vào năm 2028

TSMC đang đặt cược lớn vào ánh sáng. 'Gã khổng lồ' bán dẫn này đang chạy đua để mở rộng năng lực sản xuất chip quang điện tử (silicon photonics) với tốc độ hiếm thấy trong ngành công nghiệp chip, nhắm tới mục tiêu tăng sản lượng wafer PIC lên gấp 50 lần vào năm 2028. Động thái này là phản ứng trực tiếp trước nhu cầu băng thông bùng nổ của các trung tâm dữ liệu AI, nơi mà các kết nối đồng truyền thống đang chạm tới giới hạn vật lý.

Phương tiện cho sự chuyển đổi này là COUPE (Compact Universal Photonic Engine), nền tảng quang điện tử silicon của TSMC. Thế hệ đầu tiên của COUPE mang lại tốc độ 1.6 Tbps cho mỗi cỗ máy quang học, sử dụng 8 làn 200G PAM4 mỗi bên, và đã bước vào sản xuất hàng loạt vào năm 2026 . Thế hệ thứ hai hướng tới 6.4 Tbps dự kiến ra mắt vào năm 2027, và thế hệ thứ ba với tốc độ 12.8 Tbps đang nằm trong lộ trình .

Mục tiêu công suất: Từ 500 lên 25.000 tấm wafer mỗi tháng

Kế hoạch mở rộng được phân chia rõ ràng. Theo các báo cáo gần đây từ Commercial Times và TrendForce, công suất PIC của TSMC sẽ tăng từ khoảng 500 tấm wafer mỗi tháng hiện nay lên 10.000 tấm vào quý 2 năm 2026. Đến quý 4 năm 2026, con số này sẽ là 15.000 tấm, và mục tiêu cho năm 2028 là ít nhất 25.000 tấm mỗi tháng .

Với ước tính 648 đơn vị chip (die) trên mỗi tấm wafer, công suất năm 2028 sẽ cho ra khoảng 194 triệu đơn vị chip PIC mỗi năm . Để dễ hình dung, công suất hiện tại khoảng 500 tấm mỗi tháng chỉ cho ra khoảng 4 triệu đơn vị chip mỗi năm .

Khách hàng chủ chốt: NVIDIA và Broadcom dẫn đầu

NVIDIA và Broadcom được xác định là những khách hàng tiên phong cho sản xuất hàng loạt COUPE, với các báo cáo cho thấy đơn đặt hàng đã được đặt . Do công suất PIC còn hạn chế trong giai đoạn đầu tăng tốc 2026–2027, hai công ty này dự kiến sẽ được hưởng lợi nhiều nhất từ sản lượng ban đầu .

NVIDIA đã hành động quyết liệt để đảm bảo chuỗi cung ứng quang học. Vào tháng 3 năm 2026, công ty đã đầu tư 4 tỷ USD (mỗi công ty 2 tỷ USD) vào Lumentum và Coherent, nhằm 'khóa chặt' các cam kết mua hàng đa năm cho chip laser hiệu suất cao và vật liệu quang học tiên tiến . NVIDIA có kế hoạch triển khai các switch dựa trên COUPE, bao gồm switch quang điện tử Ethernet Spectrum-X vào nửa cuối năm 2026, sử dụng công nghệ SoIC của TSMC .

Công nghệ: COUPE + SoIC-X

COUPE về cơ bản là một cải tiến về mặt đóng gói (packaging). Nó sử dụng công nghệ SoIC-X (System on Integrated Chips) tiên tiến của TSMC để xếp chồng trực tiếp một mạch tích hợp điện tử (EIC) lên trên một mạch tích hợp quang học (PIC) bằng kỹ thuật kết dính đồng-đồng lai (hybrid copper-to-copper bonding) . EIC được sản xuất trên tiến trình 65nm, trong khi PIC xử lý các tín hiệu quang học .

Sự tích hợp không đồng nhất này là chìa khóa. Bằng cách kết nối các đơn vị chip điện tử và quang học ở khoảng cách dưới 10 micromet, TSMC tuyên bố COUPE mang lại hiệu quả năng lượng tốt hơn 5–10 lần, độ trễ thấp hơn 10–20 lần và diện tích nhỏ gọn hơn so với các mô-đun quang học cắm ngoài (pluggable) truyền thống .

Cách tiếp cận này đã thu hút một hệ sinh thái rộng lớn hơn. TSMC đã hợp tác với các nhà cung cấp công cụ EDA là Ansys, Synopsys và Cadence để hỗ trợ thiết kế quang điện tử, và Himax đã được xác nhận là nhà cung cấp độc quyền mảng vi thấu kính (micro-lens arrays) cho hai thế hệ COUPE đầu tiên .

Thị trường CPO đạt đến điểm bùng phát vào năm 2026

Năm 2026 được mô tả rộng rãi là năm mà quang điện tử đóng gói (Co-Packaged Optics - CPO) chuyển từ triển khai thử nghiệm sang sản xuất thương mại quy mô lớn . Nhiều báo cáo nghiên cứu thị trường hội tụ về mốc thời gian này: thị trường CPO được ước tính đạt 2,2–4,2 tỷ USD vào năm 2026, với tốc độ tăng trưởng kép hàng năm (CAGR) dự kiến từ 25–35% đến năm 2031 . IDTechEx dự báo thị trường sẽ vượt quá 20 tỷ USD vào năm 2036, với CAGR là 37% .

Các trung tâm dữ liệu AI là động lực chính. Switch Ethernet Spectrum-6 của NVIDIA, được công bố tại CES 2026, cung cấp băng thông tổng hợp 409,6 Tbps nhờ sử dụng các cỗ máy quang điện tử silicon tích hợp và giảm mức tiêu thụ năng lượng kết nối xuống 5 lần so với thế hệ trước . Broadcom và Marvell cũng đang phát triển các nền tảng CPO nhắm tới tốc độ 1.6T và xa hơn .

Câu chuyện về hiệu quả năng lượng thực sự ấn tượng. Các hệ thống đồng và cắm ngoài truyền thống tiêu thụ 12–15 picojoules mỗi bit vào đầu năm 2025, trong khi các hệ thống CPO mới từ Broadcom và NVIDIA hoạt động ở mức 5 pJ/bit hoặc thấp hơn, với lộ trình hướng tới mức dưới 1 pJ/bit .

Thách thức về năng suất và hạn chế về đóng gói

Kế hoạch mở rộng tiềm ẩn rủi ro đáng kể. Các báo cáo đề cập đến tỷ lệ chế tạo thành công (yield) SoIC xếp chồng giả định khoảng 50% cho sản xuất ban đầu, điều này thực tế sẽ làm giảm một nửa số lượng cỗ máy quang học hoàn thiện so với số lượng chip PIC thô . Khi tính đến tổn thất năng suất ở khâu lắp ráp hạ nguồn, số lượng cỗ máy quang học thực tế có thể thấp hơn đáng kể — ước tính khoảng 39 triệu đơn vị ở công suất hiện tại và tăng lên 486 triệu ở mục tiêu năm 2028, so với con số 194 triệu chip thô .

Năng lực đóng gói tiên tiến tự nó đã là một nút thắt cổ chai. Công suất CoWoS (Chip-on-Wafer-on-Substrate) của TSMC đã được bán hết cho đến hết năm 2026, và CEO C.C. Wei đã công khai thừa nhận rằng CoWoS vẫn cực kỳ eo hẹp . TSMC dự báo công suất CoWoS sẽ tăng trưởng với CAGR hơn 80% từ năm 2022 đến 2027, nhưng quang điện tử silicon (silicon photonics) giờ đây đang cạnh tranh cho cùng một quần thể đóng gói tiên tiến — CoWoS và SoIC — mà việc tích hợp GPU và HBM đã làm căng thẳng . Các nhà phân tích trong ngành mô tả năng lực quang điện tử silicon của TSMC là nút thắt cổ chai AI tiếp theo sau CoWoS .

Tóm tắt: Lộ trình công suất PIC của TSMC

Chỉ số	Hiện tại (2024–2025)	Q2 2026	Q4 2026	Mục tiêu 2028
Công suất wafer PIC (hàng tháng)	~500	10,000	15,000	≥25,000
Sản lượng chip PIC hàng năm (ước tính)	~4M	~78M	~117M	~194M
Tình trạng nền tảng COUPE	Trước khi tăng tốc	Bắt đầu sản xuất hàng loạt	Tăng tốc sản xuất	Mục tiêu sản lượng cao
Khách hàng chính	—	NVIDIA, Broadcom	NVIDIA, Broadcom	NVIDIA, Broadcom + các hãng khác

Kết luận

TSMC đang thực hiện một kế hoạch mở rộng năng lực sản xuất quang điện tử silicon (silicon photonics) lịch sử và mạnh mẽ, dựa trên nền tảng COUPE/SoIC-X và được thúc đẩy bởi nhu cầu từ các trung tâm dữ liệu AI. Việc tăng từ 500 lên 25.000 tấm wafer mỗi tháng trong vòng chưa đầy ba năm, tức mức tăng 50 lần, sẽ có tác động sâu rộng đến toàn bộ chuỗi cung ứng phần cứng AI. Tuy nhiên, sự trưởng thành của tỷ lệ chế tạo thành công — đặc biệt là tỷ lệ xếp chồng SoIC ở mức ~50% — và nút thắt cổ chai về đóng gói tiên tiến vẫn là những rủi ro lớn nhất trong ngắn hạn .

Nếu thành công, canh bạc về ánh sáng của TSMC sẽ củng cố vai trò trung tâm của hãng như một xưởng đúc (foundry) cho công nghệ kết nối trong kỷ nguyên AI, mở rộng sự thống trị từ logic chip tiên tiến và đóng gói sang lĩnh vực quang học.