Huawei Kirin 2026: LogicFolding đạt 238 triệu bóng bán dẫn/mm² mà không cần EUV

Tại Hội nghị Quốc tế về Mạch và Hệ thống (ISCAS) 2026 của IEEE ở Thượng Hải, bà Hà Đình Bá – giám đốc mảng chip của Huawei – đã trình bày Phiên bản 2 của Định luật Co giãn Tau (τ) và công bố dữ liệu sản xuất chi tiết cho bộ vi xử lý Kirin 2026 sắp ra mắt ^GN. Kirin 2026 là chip thương mại đầu tiên áp dụng kiến trúc LogicFolding, một kỹ thuật xếp chồng 3D giúp tăng hiệu suất đáng kể mà không cần đến công nghệ quang khắc cực tím (EUV) hay kích thước bóng bán dẫn nhỏ hơn ^GH.

Dữ liệu sản xuất từ bài báo về Định luật Co giãn Tau

Huawei tiết lộ rằng trong sáu năm qua, họ đã thiết kế và sản xuất hàng loạt 381 con chip dựa trên Định luật Co giãn Tau, phục vụ cho điện thoại thông minh, bộ tăng tốc AI, điện tử ô tô và hạ tầng mạng ^GNN. Các số liệu chính được báo cáo cho Kirin 2026 bao gồm:

• Mật độ bóng bán dẫn: 238 triệu bóng bán dẫn trên mỗi milimét vuông (MTr/mm²), tăng 53,5–55% so với 155 MTr/mm² của thế hệ trước trên cùng một tiến trình sản xuất ^TCC.
• Cải thiện hiệu suất năng lượng: Tăng 40–41% hiệu suất năng lượng cho lõi hiệu năng cao (P-core) ^TPS.
• Tần số xung nhịp tối đa: Khoảng 3,1 GHz cho các lõi hiệu năng ^PSN.
• Mục tiêu lộ trình: Đến năm 2031, Huawei kỳ vọng các chip cao cấp dựa trên Định luật Co giãn Tau sẽ đạt mật độ bóng bán dẫn tương đương với tiến trình 1,4 nm (14 Å) ^GCX.

LogicFolding cải thiện truyền tín hiệu như thế nào với bước kết nối lai 1,5 µm

LogicFolding là một kiến trúc chip 3D "gấp" các mạch logic từ một lớp phẳng đơn lẻ thành hai hoặc nhiều lớp hoạt động xếp chồng theo chiều dọc ^CN. Cơ chế chính hoạt động dựa trên hai cải tiến kết nối với nhau:

• Rút ngắn đường đi của tín hiệu quan trọng: Bằng cách phân bổ các đường logic quan trọng trên các lớp xếp chồng, khoảng cách vật lý mà tín hiệu phải di chuyển được giảm đáng kể, từ đó cắt giảm độ trễ RC (điện trở-điện dung) – thành phần chi phối thời gian truyền tín hiệu ^CNYE.
• Bước kết nối lai siêu mịn 1,5 µm: Kirin 2026 của Huawei sử dụng kiến trúc xếp chồng 3D với bước kết nối lai 1,5 µm nhờ công nghệ lai ghép wafer-to-wafer tiên tiến ^YTX. Điều này cung cấp các kết nối dọc dày đặc hơn 16–36 lần so với các kết nối xuyên silicon (TSV) thông thường, cho phép phân chia kiến trúc chi tiết hơn trên các khuôn (die) và tối ưu hóa đường đi ^YXC.

Hiệu ứng kết hợp trực tiếp nén hằng số thời gian τ (độ trễ truyền tín hiệu) – mục tiêu tối ưu hóa trung tâm của Định luật Co giãn Tau – thay vì dựa vào việc thu nhỏ kích thước bóng bán dẫn ^GNE. Bà Hà Đình Bá cho biết, trong khi các thế hệ trước mất ba năm để tăng mật độ từ 126 lên 155 MTr/mm², thì LogicFolding đã đạt được bước nhảy vọt lên 238 MTr/mm² chỉ trong một thế hệ duy nhất ^TY.

Mật độ bóng bán dẫn mà không cần tiến trình sản xuất nhỏ hơn

Huawei đã đạt được 238 triệu bóng bán dẫn trên mỗi milimét vuông (MTr/mm²) trên chip Kirin 2026 mà không cần chuyển sang một nút sản xuất nhỏ hơn ^TCC. Mật độ này tương đương với tiến trình 3nm của TSMC và nút 18A của Intel, được thực hiện trên cơ sở hạ tầng chế tạo hiện có của Trung Quốc, vốn được cho là các tiến trình 7nm dựa trên DUV của SMIC ^BHU.

Thông số	Trước LogicFolding	Với LogicFolding	Cải thiện
Mật độ bóng bán dẫn	155 MTr/mm²	238 MTr/mm²	+53,5–55% TCC
Hiệu suất năng lượng (P-core)	Cơ sở	+40–41% TPS
Tần số xung nhịp tối đa	~2,7 GHz (ước tính)	~3,1 GHz PSN
Tiến trình sản xuất	Không đổi	Không đổi	Không áp dụng

Chiến lược này giúp Huawei vượt qua lệnh cấm xuất khẩu EUV của Mỹ như thế nào

Lệnh cấm xuất khẩu của Mỹ ngăn không cho Huawei mua máy quang khắc EUV (cực tím) của ASML – loại máy cần thiết để tạo ra các đặc điểm bóng bán dẫn nhỏ nhất dưới 7nm. Chiến lược của Huawei vượt qua rào cản này thông qua một số cách tiếp cận kết hợp:

• Thay đổi thước đo: Định luật Co giãn Tau thay thế việc thu nhỏ hình học (Định luật Moore) bằng việc co giãn thời gian, tối ưu hóa độ trễ truyền tín hiệu (τ) thông qua đổi mới kiến trúc và 3D thay vì thu nhỏ quang khắc ^GNT.
• Tăng mật độ không phụ thuộc vào quang khắc: Việc tăng mật độ của LogicFolding đến từ việc xếp chồng theo chiều dọc và các kết nối ngắn hơn, không phải từ quang khắc mịn hơn. Điều này cho phép Huawei khai thác nhiều hiệu suất hơn từ các nút sản xuất hiện có, tương thích với lệnh trừng phạt ^CCB.
• Kết nối lai thay thế EUV: Bước kết nối lai 1,5 µm táo bạo của Huawei mang lại các kết nối dọc mật độ cao mà không cần thiết bị EUV. Hãng phân tích SemiAnalysis nhận xét rằng điều này dường như vượt qua các đối thủ về công nghệ kết nối lai tiên tiến ^YTX.
• Lộ trình 2031 đạt mật độ tương đương 1,4nm: Bằng cách hoàn thiện tích hợp 3D theo phong cách LogicFolding, Huawei tuyên bố có thể đạt mật độ bóng bán dẫn tương đương với tiến trình 1,4nm vào năm 2031 mà không cần tiếp cận máy EUV ^GCBX.

CEO của NVIDIA, Jensen Huang, nhận xét rằng Định luật Co giãn Tau là một "bước đột phá" nhưng nó "không phải là mối đe dọa đối với TSMC" ^N.

Lưu ý quan trọng: Chưa có xác minh độc lập

Huawei chưa công bố dữ liệu điểm chuẩn độc lập hoặc tiết lộ nhà máy cụ thể nào của Trung Quốc (được cho là SMIC) sản xuất Kirin 2026 ^CHY. Một số nhà phân tích và ấn phẩm, bao gồm The Register và Tech Times, đã lưu ý rằng các tuyên bố nên được xem xét một cách thận trọng cho đến khi có thử nghiệm của bên thứ ba xác nhận hiệu suất ^TCYY. Cho đến khi có sự xác minh đó, các số liệu được báo cáo vẫn chỉ là mô tả của chính Huawei.