Nvidia Rubin Ultra bị hủy: Thiết kế 4 chip không thể 'cứu vãn', TSMC thất bại, đối thủ mở tiệc

Vào ngày 30 tháng 6 năm 2026, công ty nghiên cứu bán dẫn SemiAnalysis đã công bố một loạt thông tin gây chấn động về lộ trình phát triển GPU AI thế hệ tiếp theo của Nvidia. Báo cáo cốt lõi - rằng Nvidia đã hủy bỏ thiết kế GPU tham vọng nhất của mình chỉ sau ba tháng công bố - đã gây ra những làn sóng lan tỏa khắp ngành công nghiệp chip. Nhưng bức tranh toàn cảnh còn phức tạp hơn nhiều so với một vụ hủy bỏ đơn thuần: nó hé lộ một công ty đang phải cân bằng giữa sức mạnh doanh thu ngắn hạn và những giới hạn sản xuất mang tính cấu trúc, sự xói mòn cạnh tranh ngay trong chính tập khách hàng của mình, và một chiến lược đóng gói dài hạn đang trong giai đoạn chuyển dịch.

Báo cáo của SemiAnalysis: Sự hủy bỏ Rubin Ultra bốn chip

Ngày 30/6/2026, SemiAnalysis đăng tải trên X rằng Nvidia đã hủy bỏ phiên bản bốn chip (4-die) gốc của GPU Rubin Ultra chỉ khoảng ba tháng sau khi công bố tại GTC 2026 . Thiết kế ban đầu yêu cầu bốn chiplet tính toán với 16 module bộ nhớ HBM4E trong một gói tích hợp duy nhất, nhắm mục tiêu ra mắt vào năm 2027 . SemiAnalysis cho biết "Rubin Ultra" thay thế đã bị thu nhỏ xuống còn khoảng một nửa kích thước, với hiệu suất thực tế cũng giảm một nửa .

GPU Rubin tiêu chuẩn ban đầu sử dụng 2 chiplet tính toán cộng với 8 module HBM4 . Rubin Ultra về cơ bản là hai chip Rubin được hợp nhất trong một gói duy nhất — 4 chiplet cộng với 16 HBM4E . Phiên bản thu nhỏ quay trở lại cấu hình 2-die + 8 HBM giống như Rubin cơ bản .

Lưu ý quan trọng: Nvidia vẫn chưa đưa ra tuyên bố chính thức xác nhận việc hủy bỏ này, và một số thành viên thị trường vào ngày 30/6 cho rằng SemiAnalysis có thể chỉ đang nhắc lại những tin đồn từ chuỗi cung ứng hồi tháng 4/2026 chứ không phải đưa ra thông tin mới . Các phương tiện truyền thông Đài Loan như Ctee và Commercial Times đã đưa tin về việc sửa đổi thiết kế này từ đầu tháng 4/2026 .

Tại sao TSMC không thể sản xuất thiết kế ban đầu

Nguyên nhân gốc rễ của việc hủy bỏ nằm ở sự phức tạp của công nghệ đóng gói tiên tiến tại TSMC:

• Gói 4-die ban đầu được mô tả là có kích thước gấp 7,5–8 lần giới hạn khung khắc (reticle limit) của quang khắc tiêu chuẩn, gây ra những thách thức nghiêm trọng về năng suất và sản xuất .
• Quy trình đóng gói CoWoS-L của TSMC không thể xử lý một cách kinh tế một kết nối đa chip nguyên khối lớn như vậy .
• Trong cấu hình 4 chip (2+2), đế gói (substrate) bị cong vênh — uốn cong theo nhiều hướng, ngăn cản các chiplet tính toán tiếp xúc hoàn toàn với đế, gây ra lỗi truyền tín hiệu .
• SemiAnalysis trích dẫn "những lo ngại về khả năng thực thi sản xuất" — về cơ bản, thiết kế này quá tham vọng so với nút 3nm hiện tại và khả năng của công nghệ đóng gói CoWoS-L .

Ước tính từ ngành (từ một bài đăng LinkedIn của một nhà phân tích) cho thấy cách tiếp cận 4-die bị ảnh hưởng bởi năng suất khoảng 60% ở cấp độ gói; việc chuyển sang 2-die dự kiến sẽ đưa năng suất lên khoảng 85% và giảm chi phí mỗi card khoảng 30% .

TSMC đang được cho là khám phá một phương pháp đóng gói mới có tên CoPoS (Chip-on-Panel-on-Substrate) thay thế lớp trung gian silicon ~300mm bằng các tấm panel hình vuông/chữ nhật lớn hơn. Thông số kỹ thuật ban đầu yêu cầu các panel khoảng 310×310mm, với khả năng mở rộng trong tương lai lên 515×510mm hoặc thậm chí 750×620mm . Tuy nhiên, CoPoS không được kỳ vọng sẽ đạt sản xuất hàng loạt cho đến cuối năm 2028 hoặc đầu năm 2029 — quá muộn so với khung thời gian ra mắt Rubin Ultra năm 2027 .

So sánh phiên bản hai chip thu nhỏ

Sự khác biệt về hiệu suất và bộ nhớ giữa thiết kế gốc và thiết kế sửa đổi được trình bày trong bảng dưới đây:

Thông số	Rubin Ultra 4-Die Gốc	Rubin Ultra 2-Die Sửa đổi
Chiplet tính toán	4	2
Bộ nhớ HBM	16 cụm HBM4E	8 cụm HBM4E
Kích thước gói	~7,5–8× reticle limit	~1–2× reticle limit
Hiệu suất tương đối	~100% (cơ sở)	~50% so với mục tiêu ban đầu
Tuyên bố hiệu suất của Nvidia	"Hiệu suất AI chưa từng có thông qua mở rộng 4-die" (GTC 2026)	Cải thiện suy luận 3,5 lần so với thế hệ trước

Một số nguồn tin trong ngành Đài Loan (TrendForce / Commercial Times) đã báo cáo từ tháng 4/2026 rằng việc lập kế hoạch chuỗi cung ứng luôn dành cho thiết kế 2-die, cho thấy kế hoạch 4-die có thể chỉ là một thông báo trước đầy tham vọng chưa bao giờ đạt đến giai đoạn khả thi sản xuất . Nvidia được cho là đang lên kế hoạch đạt được thông lượng 4-die ban đầu ở cấp độ bo mạch/hệ thống thay vì cấp độ gói — sử dụng cấu hình 2+2, trong đó hai gói 2-die riêng biệt được gắn cùng nhau trên cùng một bo mạch chủ máy chủ .

Áp lực cạnh tranh: Hyperscaler, ASIC và hào CUDA

SemiAnalysis đã nêu bật ba lớp xói mòn cạnh tranh trong cùng báo cáo ngày 30/6 :

• Chip nội bộ của các 'ông lớn' đám mây: Google TPU, Amazon Trainium và chương trình ASIC Maia của Microsoft đều đang giành được thị phần triển khai trong các đám mây của riêng họ, trực tiếp thay thế GPU Nvidia cho các khối lượng công việc AI nội bộ lớn nhất .
• Tăng trưởng ASIC tùy chỉnh vượt qua GPU thương mại: Dữ liệu TrendForce được SemiAnalysis trích dẫn cho thấy lượng xuất xưởng ASIC AI tùy chỉnh tăng 44,6% trong năm 2026 so với 16,1% của GPU thương mại — năm đầu tiên tăng trưởng ASIC vượt qua tăng trưởng GPU . ASIC có lợi thế 40–65% về tổng chi phí sở hữu (TCO) trong các triển khai suy luận nhiều năm .
• Hào CUDA đang bị xói mòn: SemiAnalysis tuyên bố rằng rào cản hệ sinh thái CUDA của Nvidia đang phải đối mặt với sự xói mòn chậm nhưng chắc chắn khi các 'ông lớn' đám mây tối ưu hóa ngăn xếp phần mềm của riêng họ và các khung phần mềm độc lập với phần cứng (ví dụ: Triton, ONNX Runtime, OpenXLA) làm giảm chi phí chuyển đổi khỏi CUDA .
• Các công ty chip AI độc lập như Groq, Cerebras và Etched cũng đang cạnh tranh trong thị trường suy luận trung tâm dữ liệu, cung cấp các ASIC chuyên biệt thách thức kinh tế học suy luận của Nvidia .

Hệ lụy rộng hơn cho mảng kinh doanh trung tâm dữ liệu của Nvidia

Câu chuyện hủy bỏ chỉ là một nửa những gì SemiAnalysis công bố vào ngày 30/6. Công ty này cũng dự báo rằng doanh thu điện toán trung tâm dữ liệu nửa cuối năm 2026 của Nvidia có thể cao hơn 20% so với dự báo đồng thuận của Phố Wall — chủ yếu là do nút thắt nguồn cung HBM4 đã được giải quyết . Điều này tạo ra động thái mà công ty gọi là "lửa và băng": doanh thu ngắn hạn mạnh mẽ cùng với lộ trình sản phẩm chủ lực bị suy yếu.

Các hệ lụy chính:

• Tái định vị chiến lược đóng gói: Việc hủy bỏ Rubin Ultra cho thấy việc mở rộng đa chip nguyên khối vượt quá 2 chiplet có kích thước bằng khung khắc trong một gói CoWoS duy nhất vẫn không thể đạt được với công nghệ TSMC hiện tại . Điều này củng cố nhu cầu của Nvidia trong việc theo đuổi phân tách ở cấp độ bo mạch cho các thế hệ tương lai.
• Cửa sổ cạnh tranh cho AMD và các 'ông lớn' đám mây: Với Rubin Ultra cao cấp chỉ mang lại khoảng một nửa hiệu suất đã hứa, dòng AMD Instinct MI500 và ASIC của các 'ông lớn' đám mây có được vị thế cạnh tranh mạnh mẽ hơn ở phân khúc cao cấp .
• Rủi ro thị phần mang tính cấu trúc: Theo quan điểm của SemiAnalysis, thị phần của Nvidia đang bị xói mòn bởi Trainium, TPU và các đối thủ khác, và việc thiết kế lại Rubin Ultra làm gia tăng rủi ro đó bằng cách trì hoãn bước nhảy vọt về kiến trúc lớn tiếp theo của Nvidia .

Kết luận

Báo cáo ngày 30 tháng 6 năm 2026 của SemiAnalysis đã vẽ nên một bức tranh phức tạp: Nvidia phải đối mặt với những ràng buộc sản xuất thực tế buộc phải thiết kế lại sản phẩm chủ lực, nhưng công ty cũng có động lực doanh thu mạnh mẽ trong ngắn hạn. Các mối đe dọa cạnh tranh từ silicon tùy chỉnh của các 'ông lớn' đám mây và phần mềm độc lập với khung là có thật và có thể đo lường được, nhưng vị thế thống lĩnh thị trường của Nvidia đồng nghĩa với việc những rủi ro này diễn ra trong nhiều năm, chứ không phải trong vài quý. Liệu việc hủy bỏ Rubin Ultra là một sai lầm đóng gói chỉ xảy ra một lần hay là khởi đầu của một sự thay đổi cạnh tranh mang tính cấu trúc sẽ phụ thuộc vào việc liệu công nghệ đóng gói CoPoS thế hệ tiếp theo của TSMC có thể mang lại khả năng mở rộng đa chip mà CoWoS-L không thể thực hiện được hay không.