Đây là một chiến lược đa dạng hóa nguồn cung, không phải là sự đào tẩu. TPU 8t (dành cho đào tạo) vẫn dùng CoWoS-S . Intel sẽ xử lý khoảng một nửa trong tổng số khoảng 6 triệu TPU mà Google dự kiến sản xuất trong giai đoạn 2027–2028
. Động thái này cũng đánh dấu một chiến thắng lớn cho Intel Foundry, cho thấy công nghệ đóng gói tiên tiến của họ đã đủ uy tín để một ông lớn siêu quy mô lựa chọn, và nó diễn ra khi Nvidia cũng đang đánh giá tiến trình 18A và EMIB của Intel cho GPU thế hệ tiếp theo
.
EMIB tiêu chuẩn đã được sử dụng trong FPGAs và Xeon Sapphire Rapids của Intel, nhưng nó thiếu khả năng cấp nguồn và mở rộng reticle cần thiết cho các chip AI công suất lớn. EMIB-T giải quyết vấn đề này bằng cách thêm các TSV (through-silicon vias) trực tiếp vào các cầu nối, cho phép cấp nguồn theo chiều dọc và hỗ trợ HBM4-class . Các lợi thế kiến trúc chính bao gồm:
Đánh đổi: CoWoS vẫn dẫn đầu về mật độ băng thông tối đa và sự gần gũi với HBM cho các thiết kế AI mạnh mẽ nhất . EMIB-T đang thu hẹp khoảng cách nhưng vẫn chưa vượt qua CoWoS ở phân khúc cao cấp.
Theo thông tin từ The Information và được Morgan Stanley xác nhận, Google đã đặt hàng hơn 3 triệu TPU cho năm 2028 . Đây là thách thức lớn: Intel phải cung cấp một công nghệ chưa bao giờ được triển khai ở quy mô này cho một khách hàng bên ngoài.
Hiệu suất (yield) là vấn đề trọng tâm. Ming-Chi Kuo là người đầu tiên chỉ ra rằng EMIB-T của Intel đã đạt hiệu suất ~90% trong thẩm định kỹ thuật cho TPU Humufish . Tuy nhiên, tiêu chuẩn sản xuất hàng loạt là ~98%, để lại một khoảng trống 8% nghiêm trọng
. Để tham khảo, TSMC đặt mục tiêu hiệu suất cho CoWoS kích thước 5.5x của họ vào năm 2026 là từ 98%
. Hiệu suất 90% có nghĩa là 1 trong 10 chip được lắp ráp bị lỗi; 98% giảm xuống còn 1 trong 50
.
Các thách thức khác bao gồm:
Khía cạnh nổi bật nhất của câu chuyện này là Intel giành được Google làm khách hàng EMIB bên ngoài trong khi đưa chip Xeon chủ lực của mình rời xa EMIB. Diamond Rapids (192 lõi, dự kiến ra mắt 2026–2027) có khả năng sẽ sử dụng UCIe trên nền substrate hữu cơ thay vì EMIB . Tại ISSCC, Intel trình diễn một liên kết UCIe-S trên substrate hữu cơ với tốc độ dữ liệu cao hơn 3 lần và mật độ băng thông cao hơn 2.8 lần so với một thiết kế 3nm
.
Điều này có nghĩa là:
Nghịch lý này cho thấy giá trị của EMIB phụ thuộc nhiều vào trường hợp sử dụng: đối với các chip AI lớn của Google, nó giải quyết vấn đề thiếu năng lực và mở rộng hiệu quả. Đối với Xeon của Intel, sự tiến bộ trong truyền tín hiệu qua substrate hữu cơ nhờ UCIe khiến cho cầu nối nhúng là không cần thiết và quá đắt đỏ cho các gói CPU sản xuất khối lượng lớn .