ASML muốn đưa High-NA EUV lên chip AI cỡ lớn bằng mask 12 inch

ASML cho biết họ cùng TSMC khởi động một sáng kiến hợp tác trong ngành để chuyển công nghệ in thạch bản EUV High-NA từ photomask 6 inch hiện nay sang photomask 12 inch. Sáng kiến mở cho những hãng dự kiến dùng High-NA và các nhà cung ứng tham gia. Mục tiêu là giữ được năng lực tạo họa tiết mạch tinh vi hơn của High-NA, đồng thời giúp công nghệ này phù hợp với các die rất lớn trên chip AI và trung tâm dữ liệu, chẳng hạn loại chip do Nvidia và các công ty khác thiết kế. 13

Vì sao High-NA EUV chưa thuận lợi cho die lớn?

EUV thông thường dùng hệ quang học có khẩu độ số (NA) 0,33 và có vùng phơi sáng toàn trường phù hợp với các chip lớn. High-NA nâng NA lên 0,55, nhờ đó cải thiện độ phân giải. Nhưng hệ quang anamorphic của nền tảng High-NA EXE làm vùng phơi sáng chỉ còn bằng một nửa so với dòng NXE tiền nhiệm. Với định dạng mask 6 inch hiện tại, điều này khiến diện tích chip có thể in trong một lần phơi sáng bị thu hẹp theo một chiều. 14

Nói đơn giản: High-NA có thể in các chi tiết nhỏ hơn, nhưng lại bất lợi nếu cần tạo một die AI cực lớn trong một trường phơi sáng. ASML nêu mức critical dimension (CD) 8 nm cho High-NA; đây là kích thước đặc trưng tối thiểu mà hệ thống có thể tạo ra, phục vụ các thế hệ chip tương lai với đặc tính nhỏ hơn. 145

Mask 12 inch giải bài toán gì?

Photomask là tấm khuôn chứa mẫu mạch để máy quang khắc chiếu lên wafer. Chuyển sang mask 12 inch được kỳ vọng sẽ vượt qua giới hạn kích thước trường in và giảm nhu cầu stitching — tức ghép các phần mạch từ nhiều lần phơi sáng — đối với chip lớn.

Theo ASML và TSMC, cách tiếp cận này có thể tăng năng suất nhà máy, hạ chi phí chế tạo chip và giúp các hãng khai thác đầy đủ hơn lợi ích về độ phân giải của High-NA EUV. 13 Một số báo cáo ước tính mức tăng năng suất có thể vào khoảng 40%, trong khi thông báo chính thức của ASML xác nhận định hướng tăng năng suất và giảm chi phí nhưng không đưa ra con số cụ thể trong phần trích dẫn hiện có. 813

Con số này không nên nhầm với hiệu năng của hệ EUV hiện hành: máy NXE:3800E của ASML đạt 220 wafer mỗi giờ, cao hơn 37% so với NXE:3600D. Đây là mức cải thiện của một hệ thống EUV thế hệ hiện tại, không phải dự báo riêng cho mô hình High-NA dùng mask lớn. 1

Hãng nào đã dùng hoặc đang đánh giá High-NA?

• Intel đang đi trước trong triển khai. Sau các thử nghiệm bắt đầu từ năm 2024, hãng đã sử dụng High-NA cho một phần hoạt động sản xuất bộ xử lý Panther Lake trong năm 2026. 6
• Intel và SK Hynix từng được nêu là những bên dự kiến áp dụng High-NA; Intel cùng một số hãng chip khác cũng đang thử nghiệm thiết bị này. 45
• TSMC là đối tác đồng dẫn dắt chính thức của ASML trong sáng kiến mask 12 inch. Lộ trình của hãng là áp dụng High-NA trước với mask 6 inch hiện có, rồi mới chuyển sang định dạng mask lớn. 13
• Samsung đã công bố mở rộng hợp tác High-NA với ASML, dự kiến áp dụng công nghệ cho sản xuất DRAM trong tương lai và tham gia sáng kiến mask 12 inch. 11

Các nguồn được cung cấp chưa xác lập mốc sản xuất cụ thể, chắc chắn cho từng hãng TSMC, Samsung hay SK Hynix ngoài việc tham gia, đánh giá hoặc lên kế hoạch áp dụng. Vì vậy, những thông tin gán đồng loạt mốc sản xuất 2027–2028 cho cả ba hãng chưa có cơ sở đủ vững trong tập nguồn này. 41135

Mốc 2031 và 2033

ASML cùng TSMC đặt mục tiêu xây dựng dây chuyền thử nghiệm mask 12 inch vào năm 2031. Đến năm 2033, hai bên hướng tới việc toàn bộ hệ thống quang khắc sẵn sàng cho sản xuất chip ở các tiến trình tiên tiến. 13

Nếu lộ trình thành công, High-NA EUV sẽ không chỉ là công cụ để thu nhỏ tính năng transistor. Sự chuyển đổi mask cũng có thể biến nó thành nền tảng khả thi hơn về năng suất cho các chip AI và trung tâm dữ liệu có die ngày càng lớn.