Synopsys, Cadence và Siemens muốn biến AI thành kỹ sư thiết kế chip tự chủ

DAC 2026 cho thấy AI tác tử đang trở thành mặt trận cạnh tranh cấp nền tảng mới của ngành tự động hóa thiết kế điện tử (EDA). Synopsys, Cadence và Siemens EDA không còn chỉ trình diễn AI như một trợ lý trò chuyện để viết RTL hoặc tìm tài liệu. Các hệ thống mới được thiết kế để phân rã mục tiêu kỹ thuật, gọi những công cụ EDA hiện có, đọc số liệu và bằng chứng kiểm chứng, sau đó lặp lại quy trình cho đến khi đạt yêu cầu. 217

Điều này làm thay đổi câu hỏi chiến lược. Hãng dẫn đầu có thể không phải là bên sở hữu mô hình ngôn ngữ đa dụng mạnh nhất, mà là bên kết nối được tác tử với dữ liệu thiết kế, bộ giải xác định, bằng chứng kiểm chứng, cơ chế bảo mật và quy trình ký duyệt sản phẩm.

Từ copilot sang quy trình AI tác tử

Các công cụ EDA truyền thống thực hiện những nhiệm vụ được xác định rõ như tổng hợp, mô phỏng, kiểm chứng hình thức, bố trí–định tuyến, phân tích thời gian hoặc ký duyệt vật lý. AI tác tử bổ sung một lớp lập kế hoạch và điều phối lên trên các công cụ đó.

Một vòng lặp điển hình gồm các bước:

1. hiểu mục tiêu thiết kế hoặc lỗi đang xảy ra;
2. chọn công cụ và các nhiệm vụ liên quan;
3. tạo hoặc chỉnh sửa RTL, ràng buộc, bài kiểm thử hay cấu hình;
4. chạy mô phỏng, kiểm chứng hình thức hoặc phân tích vật lý;
5. đọc số liệu, nhật ký, dạng sóng hoặc phản ví dụ;
6. đề xuất thay đổi tiếp theo và lặp lại quy trình.

Nghiên cứu về AI tác tử cho thiết kế vật lý cũng mô tả mô hình tương tự: diễn giải mục tiêu bằng ngôn ngữ tự nhiên, gọi công cụ EDA, phân tích đầu ra, thay đổi mã nguồn hoặc cấu hình rồi tối ưu lặp dựa trên chất lượng đo được. 1

Khác biệt với copilot nằm ở phạm vi hành động. Copilot thường gợi ý bước tiếp theo; một quy trình tác tử có thể tự đảm nhiệm chuỗi công việc dài hơn, nhưng vẫn bị giới hạn bởi công cụ kỹ thuật và mục tiêu do con người đặt ra.

Synopsys: xây “thang tự chủ” với AgentEngineer

Synopsys tổ chức chiến lược quanh lộ trình tự chủ L1–L5, từ hỗ trợ cơ bản và tự động hóa có hướng dẫn đến các quy trình kỹ thuật ngày càng độc lập, cuối cùng có thể bao phủ nhiều miền thiết kế. Ranh giới giữa các cấp độ này là khung lộ trình riêng của Synopsys, chưa phải tiêu chuẩn chứng nhận chung của toàn ngành.

Trọng tâm thực tế là AgentEngineer. Tại DAC, Synopsys mô tả một bộ điều phối có thể chia mục tiêu kiểm chứng thành các tác vụ nhỏ, phối hợp các tác tử chuyên biệt, gọi công cụ EDA, kiểm tra kết quả và tiếp tục xử lý theo vòng lặp khép kín. Synopsys và NVIDIA gọi đây là những quy trình tự chủ, hoạt động dài hạn cho thiết kế chip và hệ thống điện tử. 314

Synopsys nhấn mạnh kiểm chứng tự động, phân tích nguyên nhân gốc và khép vòng gỡ lỗi. Các màn trình diễn do công ty công bố cho biết thời gian đạt RTL đã kiểm chứng có thể nhanh hơn tới 50 lần, đồng thời độ bao phủ tăng 20%. Đây là số liệu do doanh nghiệp cung cấp, chưa phải kết quả từ một chuẩn đánh giá độc lập. 19

Một quy trình khác do Synopsys phát triển cùng Microsoft Discovery báo cáo mức giảm sơ bộ 25–40% thời gian cho mỗi chu kỳ gỡ lỗi. Kết quả này cũng nên được xem là đánh giá ban đầu, không phải chuẩn đo lường sản xuất tổng quát. 17

Từ RTL đến mô phỏng nhiệt

Synopsys đang mở rộng ý tưởng AI tác tử ra ngoài logic số, hướng đến các quy trình nặng về vật lý như mô phỏng nhiệt. Trong mô hình này, tác tử có thể hỗ trợ thiết lập mô phỏng, thực thi, đánh giá đầu ra và tinh chỉnh quy trình.

Cách tiếp cận “từ silicon đến hệ thống” được củng cố bởi danh mục Ansys của Synopsys, đưa phạm vi cạnh tranh vượt ra ngoài quy trình RTL-to-GDS truyền thống. 1417 Nếu cùng một lớp điều phối có thể hoạt động ở cả kiểm chứng lẫn mô phỏng vật lý cấp hệ thống, Synopsys có thể định vị AI tác tử như một môi trường kỹ thuật liên tục thay vì tập hợp các trợ lý rời rạc.

Cadence: tác tử chuyên biệt và “bộ nhớ” của thiết kế

Cadence đi theo hướng khác. Hãng nhấn mạnh một hệ thống phân cấp gồm các tác tử chuyên biệt, được điều phối bởi một “siêu tác tử” AI cấp cao, gắn với ChipStack AI Super Agent và các tên gọi AgentStack hoặc AuraStack trong một số tài liệu. Do cách gọi chưa được xác nhận nhất quán trong các nguồn hiện có, AgentStack và ChipStack AI Super Agent là những tham chiếu an toàn hơn. 218

Khái niệm nổi bật nhất của Cadence là Mental Model. Thay vì chỉ dựa vào câu lệnh hiện tại, tác tử được kỳ vọng duy trì một ngữ cảnh có cấu trúc và dành riêng cho từng thiết kế, bao gồm các ràng buộc, lịch sử, ý định và quyết định đã tích lũy.

Điều này quan trọng vì thiết kế chip phụ thuộc rất nhiều vào ngữ cảnh. Một thay đổi có vẻ hợp lý ở phạm vi cục bộ vẫn có thể phá vỡ ngân sách thời gian, giới hạn đóng gói, mục tiêu công suất hoặc quyết định kiến trúc trước đó.

Cadence cũng nhấn mạnh khả năng tăng tốc mô phỏng đa vật lý, cho phép tác tử cân nhắc đồng thời các ảnh hưởng điện, nhiệt, cơ học và chất lưu. Nhờ đó, một quyết định thiết kế có thể được đánh giá theo hệ quả ở cấp hệ thống thay vì chỉ nhìn vào các chỉ số logic số. 1718

Về chiến lược, Cadence cạnh tranh bằng độ hoàn chỉnh của kiến trúc và chiều sâu ngữ cảnh: mục tiêu là để tác tử hiểu thiết kế như một hệ thống bền vững với nhiều ràng buộc tương tác.

Siemens: tạo niềm tin bằng cơ chế tự kiểm chứng

Siemens EDA tạo khác biệt cho Fuse EDA AI Agent bằng trọng tâm niềm tin. Ý tưởng cốt lõi là một vòng lặp tự kiểm chứng, trong đó mọi hành động được tác tử đề xuất đều phải được đối chiếu với các bộ máy Siemens xác định và dựa trên vật lý trước khi quy trình tiếp tục. 2

Fuse sử dụng kiến trúc Model Context Protocol (MCP) có khả năng mở rộng. MCP cung cấp cách kết nối thống nhất giữa lớp điều phối với các công cụ và nguồn thông tin kỹ thuật trong nhiều lĩnh vực như RTL, kiểm chứng, thiết kế analog và custom, bố trí–định tuyến, cũng như ký duyệt vật lý. 2

Cách tiếp cận này giải quyết một rủi ro lớn của kỹ thuật tự chủ: mô hình ngôn ngữ có thể tạo ra một kế hoạch nghe rất hợp lý nhưng lại sai về mặt vật lý. Trong quy trình tự kiểm chứng, phép kiểm tra có thẩm quyền vẫn đến từ công cụ chuyên ngành. Nếu thời gian, hình học, vật lý hoặc một ràng buộc hình thức bác bỏ hành động đề xuất, tác tử có thể dùng bằng chứng đó để sửa kế hoạch.

Siemens còn nhìn thấy cơ hội ở “luồng kỹ thuật số” rộng hơn, kết nối quyết định thiết kế với kế hoạch sản xuất và lịch chuỗi cung ứng. Vì vậy, điểm khác biệt của hãng không chỉ là mức độ tự chủ, mà còn là khả năng ràng buộc tự chủ bằng bằng chứng công nghiệp và hoạt động thực tế ở các công đoạn sau.

NVIDIA đang trở thành lớp hạ tầng chung

NVIDIA không thay thế các hãng EDA lâu đời với tư cách một nhà cung cấp EDA truyền thống. Thay vào đó, công ty cung cấp nhiều lớp hạ tầng cho hệ thống AI tác tử, đồng thời tạo ra khả năng phụ thuộc nền tảng trong tương lai.

NVIDIA đã đầu tư 2 tỷ USD vào Synopsys trong khuôn khổ quan hệ hợp tác nhiều năm nhằm thúc đẩy kỹ thuật dựa trên AI và các tải công việc EDA được tăng tốc. 13

Các lớp hạ tầng chính gồm:

• Tính toán tăng tốc: Grace Blackwell được dùng cho mô phỏng và suy luận AI. Synopsys cho biết các vi dịch vụ suy luận NVIDIA NIM giúp Copilot tạo sinh của hãng rút ngắn hai lần thời gian tiếp cận thông tin; NVIDIA cũng báo cáo một trường hợp mô phỏng khí động học Fluent nhanh hơn 34 lần so với CPU. Đây là kết quả theo từng trường hợp sử dụng, không phải chuẩn benchmark chung cho mọi EDA. 1516
• Mô hình và điều phối: Quy trình DAC của Synopsys sử dụng NVIDIA Nemotron, NVIDIA Agent Toolkit và môi trường chạy OpenShell cho việc thực thi và quản trị tác tử. 314
• Tăng tốc vật lý: Các thư viện CUDA-X và PhysicsNeMo của NVIDIA hướng đến những quy trình kỹ thuật nặng về mô phỏng. 2
• Hiệu năng CPU: Vera CPU nhắm đến các tải công việc tính toán chuyên sâu và tuần tự, vốn vẫn rất quan trọng trong EDA truyền thống. NVIDIA cho biết đang phối hợp với Cadence và Synopsys để tối ưu ứng dụng; các phép thử được công bố cho thấy Cadence Jasper và Synopsys VCS nhanh hơn khoảng 1,5 lần, nhưng đây vẫn là số liệu do nhà cung cấp báo cáo. 45

Kết quả là một cuộc cạnh tranh nhiều tầng. Các công ty EDA nắm cơ sở dữ liệu thiết kế, công cụ chuyên ngành và quy trình ký duyệt; NVIDIA cung cấp năng lực tính toán, mô hình, thành phần điều phối và hạ tầng thời gian chạy. Khách hàng có thể hưởng lợi từ quy trình nhanh hơn, nhưng cũng phải cân nhắc tương lai của chuỗi kỹ thuật sẽ phụ thuộc đến đâu vào một nền tảng phần cứng và phần mềm chung.

Thử nghiệm Kimi K3 cho thấy điều gì?

Kimi K3 là đối trọng đáng chú ý với các màn trình diễn của các hãng EDA lớn. Theo tài liệu do dự án cung cấp, Kimi K3 đã trải qua một lần chạy tự động kéo dài 48 giờ để thiết kế, tối ưu và kiểm chứng một chip phục vụ mô hình nano, sử dụng công cụ EDA mã nguồn mở và thư viện Nangate 45 nm. Thiết kế được báo cáo có diện tích khoảng 4 mm² và đạt đóng thời gian ở 100 MHz trong mô phỏng. 17

Kết quả này cho thấy một tác tử dựa trên mô hình ngôn ngữ có thể kết nối các bước kiến trúc, sinh RTL, tối ưu, kiểm chứng và phân tích thời gian thành một quy trình tự động đầu-cuối trong điều kiện được giới hạn rõ ràng.

Tuy nhiên, đây chưa phải bằng chứng cho thấy công cụ EDA thương mại hay đội ngũ kỹ sư chip đã trở nên lỗi thời. Thử nghiệm sử dụng quy trình tham chiếu 45 nm đã trưởng thành, lạc hậu khoảng hai thập kỷ so với công nghệ dẫn đầu. Nó chưa chứng minh hiệu quả trên các bộ PDK hiện đại, đóng thời gian và công suất ở nút tiên tiến, thiết kế analog, design-for-test, tích hợp IP, phân tích độ tin cậy, ràng buộc sản xuất hay ký duyệt sản phẩm.

Thử nghiệm cũng cho thấy một vấn đề về bằng chứng. Kết quả hiện là màn trình diễn kỹ thuật dựa trên tài liệu riêng của dự án, chưa phải benchmark sản xuất được tái lập độc lập. Vì vậy, các tuyên bố rằng thiết kế này có hiệu năng thấp hơn 20–30 lần so với chip đương đại không nên được xem là phép so sánh có kiểm soát nếu thiếu dữ liệu mạnh hơn.

Kết luận thận trọng hơn là: công cụ mã nguồn mở có thể hỗ trợ một màn trình diễn ấn tượng trên nút công nghệ đã trưởng thành, trong khi các thiết kế tiên tiến, có khả năng sản xuất và cạnh tranh vẫn phụ thuộc nhiều vào tài liệu của xưởng đúc, thư viện quy trình, luồng ký duyệt và chuyên môn kỹ thuật.

Cơ hội mở ra cho các hãng EDA Trung Quốc

AI tác tử cho phép các công ty EDA Trung Quốc cạnh tranh ở cấp độ quy trình thay vì phải ngay lập tức tái tạo mọi công cụ điểm đã trưởng thành. Cơ hội đặc biệt rõ ở kiểm chứng, gỡ lỗi, triển khai nội địa, đóng gói tiên tiến và giao diện kỹ thuật dành riêng cho mô hình ngôn ngữ lớn. Các báo cáo từ DAC cho thấy AI tác tử đang thâm nhập từ sinh RTL, tạo testbench đến mô phỏng, kiểm chứng hình thức và gỡ lỗi. 17

Một số ví dụ trong các tài liệu được cung cấp gồm:

• Xpeedic: thế mạnh về toàn vẹn tín hiệu và nguồn có thể kết hợp với phân tích hệ thống, đóng gói và advanced packaging do tác tử điều phối.
• XEPIC: đã công bố nền tảng XEPIC Intelligent System, gồm các hệ thống thiết kế và kiểm chứng thông minh cùng giải pháp mô phỏng nhanh hơn. 17
• UniVista: mô tả nền tảng thiết kế tác tử có khả năng phối hợp thiết kế RTL, kiểm chứng, sửa lỗi và tối ưu trên kiến trúc EDA do Trung Quốc phát triển. 17
• Chips Z, Banxin và Zhiwei Chuangxin: đại diện cho xu hướng xây dựng chuỗi công cụ do nội địa kiểm soát, các tác tử thiết kế và kiểm chứng chuyên biệt, cùng giao diện kỹ thuật theo hướng LLM-native.

Mô hình sản phẩm thuyết phục nhất là vòng lặp dựa trên bằng chứng: tạo giả thuyết hoặc bản sửa lỗi, chạy mô phỏng hay kiểm chứng hình thức, đọc phản ví dụ hoặc chỉ số chất lượng rồi đưa bằng chứng đó trở lại cho tác tử. Cách này đáng tin hơn nhiều so với việc yêu cầu một mô hình đa dụng tự sinh chip rồi chấp nhận kết quả mà không có kiểm tra chuyên ngành.

Ước tính thường được nhắc đến rằng kỹ sư dành khoảng 60% thời gian cho gỡ lỗi và các công việc mang tính quy trình nên được xem là số liệu ước tính của ngành, không phải phép đo phổ quát. Dù vậy, cơ hội tự động hóa là rõ ràng: phân loại lỗi, phân tích dấu vết, tạo bài kiểm thử, định vị nguyên nhân gốc và sửa lỗi hồi quy đều là những nhiệm vụ phù hợp với AI tác tử. 17

Cuộc đua thật sự là cuộc đua về bằng chứng

Tín hiệu quan trọng nhất từ DAC 2026 không phải là thiết kế chip tự chủ đã được giải quyết. Đó là việc các hãng EDA lớn đều xem quy trình tác tử như cách tiếp theo để mở rộng lợi thế nền tảng.

Synopsys nhấn mạnh thang tự chủ, AgentEngineer, khép vòng kiểm chứng và phạm vi từ silicon đến hệ thống. Cadence tập trung vào phối hợp tác tử chuyên biệt, ngữ cảnh thiết kế bền vững và suy luận đa vật lý. Siemens đặt cược vào tự kiểm chứng, tích hợp công cụ qua MCP và luồng kỹ thuật mở rộng sang công nghiệp.

Thách thức chung của họ là niềm tin. Một tác tử EDA hữu ích phải giải thích được mình đã thay đổi gì, tái lập được quy trình, bảo toàn ý định thiết kế và đưa ra bằng chứng xác định rằng kết quả đáp ứng các ràng buộc liên quan.

Vì thế, người chiến thắng trong ngắn hạn có lẽ không phải là hãng sở hữu mô hình nói năng trôi chảy nhất. Đó sẽ là hãng có các tác tử hoạt động an toàn trong dữ liệu, IP, hệ thống bảo mật, mô phỏng và quy trình ký duyệt hiện có, đồng thời biến mỗi hành động tự động thành bằng chứng kỹ thuật có thể kiểm toán.