LogicFolding của Huawei có thể đưa chip Trung Quốc lên mức tương đương 1,4 nm vào năm 2031?

Điểm đáng chú ý trong tuyên bố tháng 5/2026 của Huawei không phải là một quy trình sản xuất 1,4 nm hoàn toàn mới, mà là nỗ lực đổi cách đo tiến bộ của chip. Công ty kết hợp kiến trúc mạch ba chiều mang tên LogicFolding với Tau (τ) Scaling Law, hay đôi khi được gọi không chính thức là “Định luật He” theo họ của bà He Tingbo, lãnh đạo mảng bán dẫn Huawei. Mục tiêu được công bố là đạt mật độ transistor tương đương quy trình 1,4 nm vào năm 2031 mà không dựa vào máy quang khắc cực tím siêu ngắn (EUV). 12

Nói cách khác, Huawei chưa tuyên bố rằng các nhà máy của họ sẽ trực tiếp khắc những transistor có kích thước danh nghĩa 1,4 nm. “Tương đương 1,4 nm” trong trường hợp này chủ yếu là một phép so sánh về mật độ transistor và năng lực thiết kế, chứ không đồng nghĩa với việc đã sở hữu một node sản xuất 1,4 nm thực sự. 13

Huawei đã công bố điều gì?

Tại Hội nghị chuyên đề quốc tế IEEE về Mạch và Hệ thống (ISCAS) năm 2026 ở Thượng Hải, He Tingbo giới thiệu Tau Scaling Law trong bài phát biểu về một hướng phát triển mới cho ngành bán dẫn. Huawei cho biết phiên bản Kirin đầu tiên sử dụng thiết kế hai lớp có thể xuất hiện trong năm 2026; về dài hạn, thiết kế ba lớp được kỳ vọng đạt mật độ tương đương quy trình 1,4 nm vào năm 2031. 13

Huawei cũng tuyên bố LogicFolding có thể tạo ra mức tăng mật độ khoảng 55% theo từng bước triển khai. 24

LogicFolding hoạt động theo ý tưởng nào?

Trong cách mở rộng truyền thống gắn với Định luật Moore, ngành chip cố gắng thu nhỏ kích thước các transistor để đặt nhiều linh kiện hơn lên cùng một diện tích. Huawei cho rằng hướng tiếp cận này ngày càng khó khăn khi kích thước transistor đã tiến gần giới hạn vật lý và chi phí sản xuất tăng mạnh.

LogicFolding tìm cách giải quyết bài toán bằng cách tổ chức lại các khối logic và xếp chúng theo chiều dọc, thay vì trải toàn bộ mạch trên một mặt phẳng. Khi các khối liên quan được đưa lại gần nhau, một số đường truyền quan trọng có thể ngắn hơn. Điều này về lý thuyết giúp giảm ảnh hưởng của điện trở và điện dung trên đường kết nối, từ đó rút ngắn độ trễ truyền tín hiệu và cải thiện mật độ hiệu dụng. 24

Tau Scaling Law đặt thời gian truyền tín hiệu, được biểu diễn bằng ký hiệu τ, làm thước đo trung tâm thay cho việc chỉ tập trung vào kích thước hình học của transistor. Huawei muốn tối ưu tốc độ dữ liệu di chuyển qua transistor, mạch, chip và toàn hệ thống, thay vì chỉ tiếp tục làm transistor nhỏ hơn. 212

Đây là lý do kế hoạch của Huawei có thể tận dụng các công nghệ sản xuất cũ hơn cùng kỹ thuật thiết kế và đóng gói 3D để tạo thêm năng lực tính toán. Tuy nhiên, “có thể” ở đây vẫn là mục tiêu kỹ thuật do Huawei đề xuất, chưa phải kết quả đã được kiểm chứng trên một sản phẩm thương mại quy mô lớn.

Vì sao hướng đi này có thể giảm phụ thuộc vào EUV?

Máy EUV của ASML dùng ánh sáng cực tím có bước sóng cực ngắn để tạo các chi tiết siêu nhỏ trên wafer. Trung Quốc bị hạn chế tiếp cận những hệ thống EUV tiên tiến nhất theo các biện pháp kiểm soát xuất khẩu của Mỹ và đồng minh, khiến việc tiếp tục thu nhỏ chip theo cách thông thường trở nên khó khăn hơn. 117

LogicFolding không loại bỏ hoàn toàn nhu cầu về công nghệ sản xuất tiên tiến. Thay vào đó, đề xuất của Huawei là khai thác nhiều transistor và hiệu năng hơn từ một node sản xuất sẵn có bằng cách thay đổi bố cục mạch, xếp chồng các lớp logic và tối ưu đường truyền tín hiệu. Vì vậy, mục tiêu 1,4 nm của Huawei nên được hiểu là mật độ tương đương, không phải một node chế tạo 1,4 nm theo nghĩa thông thường. 13

So sánh với năng lực 7 nm của Trung Quốc và lộ trình TSMC

Năng lực sản xuất chip tiên tiến nội địa của Trung Quốc hiện thường được mô tả ở mức 7 nm, chủ yếu dựa trên các hệ thống quang khắc cực tím sâu (DUV) cũ hơn thay vì EUV. Nếu đạt được mục tiêu đề ra, Huawei sẽ cố gắng bắc cầu qua nhiều thế hệ node danh nghĩa bằng kiến trúc và đóng gói, thay vì chỉ dựa vào việc thu nhỏ transistor. 15

Trong khi đó, TSMC đã có công nghệ 2 nm và cho biết họ hướng tới sản xuất 1,4 nm vào năm 2028—sớm hơn khoảng ba năm so với mục tiêu mật độ tương đương của Huawei vào năm 2031. Hai mốc này cũng không hoàn toàn cùng loại: TSMC nói về một lộ trình node sản xuất, còn Huawei đang nói về mức mật độ đạt được thông qua thiết kế và kiến trúc. 15

Vì sao tuyên bố vẫn chưa được xem là đột phá đã chứng minh?

Huawei chưa cung cấp các dữ liệu độc lập về một sản phẩm LogicFolding được sản xuất hàng loạt, gồm điểm chuẩn hiệu năng, phép đo chip, năng suất wafer, mức tiêu thụ điện, độ bền, độ tin cậy hoặc chi phí. Reuters vì vậy đánh giá rằng vẫn chưa thể kết luận đây có phải là một đột phá thực sự hay không. 12

Mật độ transistor không đồng nghĩa với ưu thế toàn chip

Một con chip có mật độ transistor cao hơn chưa chắc nhanh hơn, tiết kiệm điện hơn hoặc hữu ích hơn trong thực tế. Hiệu năng còn phụ thuộc vào băng thông bộ nhớ, kết nối vào/ra, chất lượng đóng gói, khả năng sản xuất, trình biên dịch, thư viện phần mềm và hệ sinh thái ứng dụng.

Việc xếp chồng mạch có thể rút ngắn một số đường truyền, nhưng đồng thời khiến định tuyến, cấp điện, đồng bộ xung nhịp, kiểm thử và sửa lỗi phức tạp hơn. Lợi thế mật độ trên giấy có thể không chuyển thành lợi thế của cả hệ thống.

Tản nhiệt là bài toán đặc biệt khó

Khi nhiều lớp logic chủ động được xếp chồng, nhiệt tập trung trong một không gian nhỏ hơn. Các lớp ở bên trong cũng khó truyền nhiệt ra ngoài, đặc biệt khi chip phải hoạt động liên tục ở công suất cao như bộ gia tốc AI. Cấu trúc này còn có thể làm tăng áp lực lên hệ thống cấp điện và điều khiển xung nhịp. Các nhà phân tích đã nêu tản nhiệt, công cụ EDA và năng suất là những rào cản quan trọng. 6

Công cụ thiết kế và chi phí có thể quyết định thành bại

Thiết kế chip 3D đòi hỏi quy trình EDA có khả năng đồng tối ưu vị trí, định tuyến, thời gian, kiểm chứng, nhiệt, cấp điện và kiểm thử giữa nhiều lớp. Các công cụ thiết kế 2D truyền thống không dễ đáp ứng yêu cầu này, trong khi bằng chứng hiện có chưa cho thấy Huawei đã giải quyết đầy đủ những vấn đề ở cấp độ hệ thống. 26

Xếp chồng nhiều lớp cũng có thể làm tăng số công đoạn, độ phức tạp của đóng gói, nguy cơ phát sinh lỗi và chi phí kiểm thử. Nếu tỷ lệ chip đạt chuẩn thấp, phần lợi thế mật độ danh nghĩa có thể bị xóa nhòa bởi giá thành sản xuất thực tế. 26

Lời giải công nghệ của Huawei trong cuộc đua AI

Tuyên bố mới là nỗ lực rõ ràng nhất của Huawei nhằm biến các hạn chế của Mỹ thành động lực cho một hướng phát triển khác: xây dựng chuỗi năng lực trong nước từ thiết kế, sản xuất, đóng gói đến phần cứng tính toán AI, thay vì chờ tiếp cận EUV, các công cụ EDA hàng đầu của Mỹ hoặc sản phẩm Nvidia tiên tiến nhất. Hướng đi này phù hợp với mục tiêu tự chủ bán dẫn rộng hơn của Bắc Kinh. 12

Sự trở lại của dòng Mate 60 năm 2023, sử dụng chip Kirin được sản xuất trong nước ở cấp độ 7 nm, từng là một dấu mốc chính trị và thương mại cho thấy các lệnh trừng phạt chưa thể chặn hoàn toàn quá trình phục hồi chip di động của Huawei. LogicFolding mở rộng câu chuyện đó từ một sản phẩm hồi sinh sang một lộ trình dài hạn cho chip điện thoại và chip AI. 12

Nvidia cũng là một phần của bức tranh này. Kiểm soát xuất khẩu đã hạn chế khả năng tiếp cận các bộ gia tốc AI tiên tiến của Nvidia tại Trung Quốc; các nhà cung cấp nội địa vì thế có thêm cơ hội, dù Huawei chưa chắc đã nắm vị trí thống trị và các đối thủ Trung Quốc khác vẫn đang cạnh tranh. 78

Truyền thông và bình luận tại Trung Quốc phần lớn xem công bố của Huawei là dấu hiệu cho thấy hạn chế từ bên ngoài có thể thúc đẩy đổi mới và cạnh tranh trong nước. Nhưng phản ứng chính trị không thể thay thế cho kiểm chứng kỹ thuật. Câu hỏi quyết định sẽ là liệu những con chip đầu tiên có đạt hiệu năng, mức tiêu thụ điện, năng suất, độ tin cậy và chi phí đủ tốt trong điều kiện thương mại hay không. 12

Về các lời kêu gọi hợp tác AI giữa Trung Quốc và Mỹ, dữ liệu hiện có chưa đủ để gắn một phản ứng chính thức, thống nhất trực tiếp với thông báo LogicFolding. Công bố này trước hết là câu chuyện về cạnh tranh bán dẫn và khả năng tự chủ công nghệ, chứ chưa phải bằng chứng về một khuôn khổ hợp tác AI Mỹ–Trung đã được xác lập.