Những kết quả này nhấn mạnh rằng làn sóng toàn cầu đầu tư vào cơ sở hạ tầng AI vẫn là một cơn gió thuận cực mạnh và bền bỉ cho nhà sản xuất chip theo hợp đồng lớn nhất thế giới .
Tại cuộc họp thường niên với các cổ đông ở Tân Trúc vào ngày 4 tháng 6 năm 2026, Chủ tịch kiêm CEO C.C. Wei đã đưa ra một dự báo đầy tỉnh táo bên cạnh những kết quả tài chính xuất sắc. Ông cảnh báo rằng nguồn cung chip toàn cầu của TSMC sẽ không thể đáp ứng được nhu cầu do AI thúc đẩy trong "một thời gian rất dài", và năng lực sản xuất, chứ không chỉ là đơn đặt hàng wafer, mới chính là nút thắt cổ chai cơ bản .
"Chúng tôi đang làm việc rất chăm chỉ, nhưng nhu cầu quá cao và chúng tôi chỉ có thể sản xuất được đến thế," ông Wei nói với các cổ đông, xác nhận rằng công suất ở các tiến trình tiên tiến về cơ bản đã được đặt hết và nhu cầu đang cao hơn khoảng 25% đến 30% so với những gì TSMC có thể sản xuất . Sự thiếu hụt mang tính cấu trúc này được dự kiến sẽ còn tiếp diễn ngay cả khi có thêm nhiều năng lực sản xuất mới đi vào hoạt động tại Mỹ trong vài năm tới
.
Ông Wei đã vạch ra một ranh giới rõ ràng giữa cách tiếp cận của TSMC và những đợt tăng giá đột biến thường thấy trong ngành công nghiệp chip nhớ. Ông thẳng thắn loại trừ khả năng áp dụng kiểu tăng giá đột ngột và đầy biến động đó, coi quyết định này như một cam kết xây dựng mối quan hệ lâu dài với khách hàng .
"Điều đó không bền vững. Chúng tôi tập trung vào việc xây dựng lòng tin trong dài hạn," ông Wei nói, phân biệt mô hình kinh doanh của TSMC với kiểu định giá theo thị trường giao ngay .
Tuy nhiên, điều này không có nghĩa là giá sẽ đứng yên. Khi được hỏi trực tiếp liệu ông có muốn tăng giá hay không, ông Wei trả lời: "Tôi muốn làm điều đó... chúng tôi vẫn cần phải kiếm tiền," cho thấy những điều chỉnh tăng giá từ từ đang được cân nhắc . Các báo cáo cho thấy TSMC đang lên kế hoạch tăng giá từ 5–10% cho các nút tiến trình tiên tiến của mình trong năm 2026, do áp lực lạm phát đối với chi phí nguyên vật liệu, thiết bị và sản xuất
.
Điểm mấu chốt: Giá của TSMC sẽ tăng một cách ổn định và có thể dự đoán được, không phải tăng đột ngột – một tín hiệu quan trọng cho toàn bộ chuỗi cung ứng điện tử.
Vượt ra ngoài những hạn chế về công suất trước mắt, TSMC đang chuẩn bị cho một sự thay đổi căn bản trong cách lắp ráp những con chip AI mạnh mẽ nhất. Công nghệ đóng gói tiên tiến thế hệ tiếp theo của họ, được gọi là CoPoS (Chip-on-Panel-on-Substrate), đang trên đà tiến nhanh đến giai đoạn sản xuất hàng loạt vào nửa cuối năm 2028, theo nhà phân tích nổi tiếng Ming-Chi Kuo và nhiều báo cáo trong ngành .
CoPoS là một giải pháp đóng gói cấp độ tấm nền quạt ra (FOPLP), đại diện cho sự khởi đầu cho hồi kết của tấm wafer silicon tròn 300mm – tiêu chuẩn công nghiệp trong nhiều thập kỷ. Thay vào đó, nó sử dụng các tấm nền hình chữ nhật lớn, thường có kích thước 310mm × 310mm trong giai đoạn hiện tại .
Kiến trúc kỹ thuật liên quan đến một đế thủy tinh lõi với các lớp màng buildup ABF (Ajinomoto Build-up Film) ở cả hai mặt. Bản thân các con chip nằm trên bề mặt của các lớp này, và các kết nối được xử lý bởi một Lớp Phân phối lại (RDL) ở phía chip và chính các lớp ABF . Thiết kế này cho phép tạo ra những gói chip (package) khổng lồ, phức tạp mà về mặt vật lý là bất khả thi với công nghệ CoWoS (Chip on Wafer on Substrate) hiện tại.
Việc chuyển từ tấm wafer tròn sang tấm nền vuông giải quyết một nút thắt sản xuất nghiêm trọng cho thế hệ bộ tăng tốc AI tiếp theo. Một tấm wafer tròn 300mm có tỷ lệ sử dụng diện tích khoảng 57%. Một tấm nền vuông 310mm × 310mm đẩy tỷ lệ này lên hơn 87%, mang lại diện tích sử dụng nhiều hơn gấp 5 lần .
Điều này có tác động đáng kể đến sản lượng. Đối với một con chip lớn như GPU B200-class của Nvidia, một đế CoWoS tiêu chuẩn có thể cho ra khoảng 4 đơn vị. Cùng một không gian đó trên tấm nền CoPoS có thể sản xuất từ 9 đến 16 đơn vị, cải thiện đáng kể hiệu quả kinh tế sản xuất .
CoPoS được thiết kế rõ ràng cho các gói chip siêu lớn vượt quá 9,5 lần kích thước mặt nạ quang (reticle) tiêu chuẩn – những hệ thống không đồng nhất lớn đến mức đơn giản là không thể xây dựng bằng các công cụ ngày nay . Đây là loại chip cần thiết cho các mô hình AI trong thập kỷ tới.
Nhiều báo cáo, bao gồm cả từ Ming-Chi Kuo, đều chỉ ra kiến trúc GPU AI Feynman thế hệ tiếp theo của Nvidia là sản phẩm có khả năng ra mắt đầu tiên trên nền tảng CoPoS . Mặc dù có một số tin đồn ban đầu nhắc đến chip thế hệ mới của Intel, nhưng sự đồng thuận hiện tại đều xác định Nvidia là khách hàng chính
.
Nvidia được cho là sẽ kết hợp kiến trúc Feynman với tiến trình A16 tiên tiến của TSMC, dự kiến bắt đầu sản xuất hàng loạt vào nửa cuối năm 2026, cho mục tiêu ra mắt chip vào năm 2028 . Bằng cách đảm bảo quyền truy cập sớm vào cả tiến trình A16 và công nghệ đóng gói CoPoS mới, Nvidia đang củng cố một hào cạnh tranh kéo dài nhiều năm trong lĩnh vực phần cứng AI
.
Lộ trình phát triển đã được khởi động, với các nỗ lực song song tại Đài Loan và Hoa Kỳ:
CoPoS không chỉ là một biện pháp tiết kiệm chi phí; nó là một vũ khí chiến lược cả về phòng thủ lẫn tấn công. Nó mở rộng vị thế dẫn đầu áp đảo của TSMC trong lĩnh vực đóng gói tiên tiến, với ước tính của ông Kuo rằng lợi thế cạnh tranh này sẽ còn hiện hữu ít nhất đến khoảng năm 2032 . Đối với ngành công nghiệp AI, nó sẽ mở khóa một lớp bộ tăng tốc mới, lớn hơn về mặt vật lý và mạnh mẽ hơn, vượt qua giới hạn của công nghệ hiện tại, giữ cho Định luật Moore tiếp tục tồn tại trong kỷ nguyên của các mô hình AI khổng lồ.
Comments
0 comments