Nút thắt CoWoS của TSMC đang viết lại chuỗi cung ứng chip AI

Nút thắt mới của ngành chip AI không còn chỉ nằm ở số lượng wafer được sản xuất. Sau công đoạn chế tạo wafer, các bộ xử lý AI vẫn phải đi qua một khâu khó mở rộng hơn nhiều: đóng gói tiên tiến.

Công suất CoWoS của TSMC—công nghệ kết nối chip logic với bộ nhớ băng thông cao HBM—được cho là đã kín chỗ đến năm 2027, dù hãng đang tăng sản lượng rất nhanh. Hệ quả là ranh giới cạnh tranh truyền thống trong ngành bắt đầu bị xóa nhòa: một số báo cáo cho biết công việc đóng gói hậu kỳ cho các khách hàng lớn dùng chung có thể đang được chuyển sang các cơ sở của Intel tại Malaysia.

Đây là một thay đổi đáng chú ý về chiến lược, nhưng chưa phải dấu hiệu Intel đã thay thế TSMC. CoWoS vẫn là con đường đã trưởng thành và được triển khai ở quy mô lớn cho nhiều thiết kế GPU, ASIC kết hợp HBM. EMIB-T của Intel là một lựa chọn thứ hai có tiềm năng, song nguồn cung đế nền, quá trình thẩm định và khả năng nâng sản lượng vẫn cần được chứng minh.

Vì sao đóng gói tiên tiến mới là nút thắt?

Các bộ tăng tốc AI hiện đại kết hợp chip logic sản xuất trên tiến trình tiên tiến với nhiều tầng HBM trong một gói có mật độ kết nối cực cao. CoWoS—viết tắt của “chip-on-wafer-on-substrate”, tức chip trên wafer trên đế nền—là một trong những công nghệ chủ chốt để thực hiện việc này. Đóng gói truyền thống không thể cung cấp mật độ liên kết tương đương cho các thiết kế như vậy.

Điều đó biến công đoạn đóng gói thành một “cửa ải” sản xuất thực sự. Một chip logic có thể đã được chế tạo xong nhưng vẫn chưa trở thành bộ tăng tốc hoàn chỉnh nếu không có HBM và suất đóng gói tiên tiến.

Theo một phân tích của Epoch AI, NVIDIA, Google, AMD và Amazon cộng lại đã sử dụng hơn 90% nguồn cung CoWoS và HBM toàn cầu tính theo giá trị trong năm 2025, dù chỉ chiếm khoảng 12% sản lượng chip logic tiên tiến. Sự chênh lệch này cho thấy chỉ nhìn vào công suất sản xuất chip logic là chưa đủ để đánh giá nguồn cung chip AI hoàn chỉnh.

Thời gian chờ CoWoS được báo cáo ở mức khoảng 52–78 tuần, trong khi lịch đặt chỗ đã kéo dài sang năm 2027. Về thực tế, đây là cuộc chơi phân bổ công suất: những khách hàng đặt chỗ sớm có lợi thế rõ rệt hơn các công ty nhỏ hoặc tham gia muộn, ngay cả khi chip logic của họ đã sẵn sàng.

TSMC mở rộng nhanh, nhưng nhu cầu còn tăng nhanh hơn

Các ước tính trong ngành đặt công suất CoWoS của TSMC vào khoảng 35.000 wafer bắt đầu mỗi tháng vào cuối năm 2024, sau đó tăng lên khoảng 120.000–130.000 wafer mỗi tháng vào cuối năm 2026. Đây là mức tăng rất lớn, nhưng thị trường vẫn được mô tả là thiếu công suất vì phần bổ sung nhanh chóng bị nhu cầu AI hấp thụ.

Các con số có thể khác nhau do phạm vi thống kê không giống nhau. Một số ước tính chỉ tính CoWoS của TSMC, trong khi số khác bao gồm năng lực tương tự CoWoS hoặc công suất do đối tác gia công. Morgan Stanley, chẳng hạn, dự báo nhu cầu CoWoS toàn cầu đạt 2,694 triệu wafer vào năm 2027, tăng từ 1,394 triệu wafer năm 2026, đồng thời kỳ vọng công suất hàng tháng của TSMC đạt 200.000 wafer vào cuối năm 2027.

Đây là các dự báo chứ chưa phải số liệu sản xuất đã được xác nhận, nhưng chúng cho thấy quy mô đầu tư cần thiết chỉ để theo kịp nhu cầu.

TSMC cũng đang tìm kiếm hướng mở rộng dài hạn. Một dây chuyền thí điểm đóng gói dạng tấm CoPoS được cho là sử dụng tấm kích thước 310×310 mm, với mục tiêu sản xuất hàng loạt vào cuối năm 2028 hoặc năm 2029. Vì vậy, CoPoS có thể là hướng tăng công suất trong tương lai, nhưng chưa thể giải quyết tình trạng thiếu hụt hiện tại.

Vì sao Intel Malaysia bất ngờ trở nên quan trọng?

Các báo cáo dẫn nguồn trong ngành cho biết một phần đơn hàng đóng gói hậu kỳ cho các khách hàng lớn dùng chung đang tràn sang hoạt động của Intel tại Malaysia, bởi công suất CoWoS của TSMC đã được phân bổ hết. Nếu đúng, mô hình này sẽ phá vỡ ranh giới cạnh tranh vốn khá rõ ràng: TSMC vẫn duy trì dòng wafer ở khâu đầu, còn Intel thực hiện một số công đoạn hậu kỳ.

Tuy nhiên, thông tin này chưa được TSMC hoặc Intel công khai xác nhận trong các nguồn được cung cấp. Một dữ liệu khác chỉ mang tính hỗ trợ gián tiếp: các bài viết trong ngành đề cập khoảng 1,3 tỷ USD HBM được vận chuyển vào Malaysia. Điều đó phù hợp với khả năng HBM đang được đưa tới một địa điểm đóng gói tại Malaysia, nhưng dữ liệu thương mại không cho biết khách hàng, sản phẩm, quy trình hay điều khoản hợp đồng. Vì vậy, con số này không thể tự nó chứng minh một đơn hàng cụ thể đã được chuyển từ TSMC sang Intel.

Kết luận thận trọng nhất là Malaysia đang trở nên quan trọng hơn trong dòng chảy đóng gói tiên tiến, còn Intel có vị thế giành thêm một phần công việc khi khách hàng tìm kiếm công suất bên ngoài hệ thống đã kín chỗ của TSMC.

EMIB-T là lối đi thứ hai, nhưng chưa phải van xả tức thời

Công nghệ EMIB của Intel sử dụng các cầu nối silicon cục bộ được nhúng trong đế nền, thay vì một tấm trung gian silicon lớn trải rộng trên toàn bộ gói chip. Cách tiếp cận này có thể giảm lượng silicon sử dụng và cải thiện hiệu quả vật liệu đối với các thiết kế nhiều chip die cỡ lớn.

Các báo cáo trong ngành đưa ra mức năng suất gói EMIB-T gần 90% và giá báo giá đóng gói thấp hơn khoảng 40–50% so với CoWoS của TSMC. Đây là những chỉ dấu cho thấy tiềm năng thương mại, nhưng chưa tương đương với dữ liệu năng suất hoặc giá thành được công bố độc lập theo cùng một tiêu chuẩn so sánh.

Điểm yếu cốt lõi nằm ở đế nền. Unimicron từng mô tả EMIB-T là công nghệ chưa trưởng thành, trong khi Unimicron, Ibiden và Shinko Electric được cho là chỉ đặt mục tiêu năng suất đế nền ban đầu khoảng 50% khi sản xuất hàng loạt vào cuối năm 2027.

Nói cách khác, năng suất ở cấp độ gói gần 90% vẫn chưa đủ. Toàn bộ hệ thống cần nguồn cung ổn định các đế nền ABF lớn, phức tạp và có tỷ lệ đạt chuẩn đủ cao.

Intel cho biết EMIB-T đang hướng tới sản xuất khối lượng lớn để phục vụ các đợt tăng sản lượng của khách hàng vào năm 2027. Điều này khiến công nghệ trở thành một phương án đa dạng hóa đáng tin cậy hơn, nhưng chủ yếu trong trung hạn. EMIB-T khó có thể lập tức xóa bỏ nút thắt CoWoS trên toàn ngành.

CoWoS và EMIB-T: bằng chứng công khai cho thấy gì?

Yếu tố	TSMC CoWoS	Intel EMIB-T
Trạng thái sản xuất	Công nghệ trưởng thành, đã được triển khai ở quy mô lớn nhưng được cho là đã phân bổ hết chỗ đến năm 2027	Mục tiêu tăng lên sản lượng phục vụ khách hàng trong năm 2027
Cấu trúc liên kết	Các dòng CoWoS gồm loại dùng tấm trung gian silicon và loại kết hợp RDL với cầu nối cục bộ	Cầu nối silicon cục bộ được nhúng trong đế nền
Kinh tế đóng gói	Đóng gói dựa trên tấm trung gian có chi phí cao hơn trong các phép so sánh hiện có	Báo cáo trong ngành ước tính chi phí thấp hơn CoWoS khoảng 40–50%
Năng suất được báo cáo	Số liệu năng suất gói của TSMC thay đổi theo sản phẩm và chưa thể so sánh trực tiếp ở đây	Năng suất gói gần 90%, nhưng năng suất đế nền vẫn là điểm cần dè chừng
Hạn chế chính	Công suất và thời gian chờ kéo dài	Độ trưởng thành của đế nền, năng suất, thẩm định và tốc độ tăng sản lượng của khách hàng

Cần thận trọng khi so sánh kích thước gói. Kích thước tối đa có thể sử dụng phụ thuộc vào thế hệ CoWoS, thiết kế reticle và tấm trung gian, vị trí cầu nối, đế nền, số tầng HBM, giới hạn nhiệt và yêu cầu công suất. Những con số về kích thước tối đa hoặc số reticle từ các lộ trình công nghệ khác nhau không nên được xem như bảng xếp hạng trực tiếp một-một.

Điểm khác biệt trong ngắn hạn rõ ràng hơn: CoWoS đã sẵn sàng cho sản xuất nhưng bị phân bổ hạn chế, còn EMIB-T được kỳ vọng bổ sung một tuyến thay thế đã qua thẩm định từ năm 2027.

Unimicron và ASE trở thành mắt xích chiến lược

Nút thắt này mở ra cơ hội cho nhiều doanh nghiệp ngoài hai đối thủ nổi bật là TSMC và Intel. Unimicron đang phối hợp với Intel và các nhà cung cấp Nhật Bản để phát triển đế nền cho EMIB-T, đồng thời mở rộng công suất đế nền ABF phục vụ GPU AI, chip AI chuyên dụng và điện toán hiệu năng cao. Thách thức không chỉ là lắp thêm thiết bị, mà còn là nâng năng suất đối với những đế nền lớn và phức tạp bất thường.

ASE, một nhà cung cấp dịch vụ lắp ráp và kiểm thử bán dẫn thuê ngoài (OSAT), có thể tiếp nhận thêm công việc lắp ráp, kiểm thử và nhu cầu gia công tràn sang. Tuy nhiên, ASE không mặc nhiên là phương án thay thế trực tiếp cho dòng CoWoS tích hợp của TSMC. Việc chuyển giao còn phụ thuộc vào thẩm định khách hàng, nguồn cung tấm trung gian hoặc RDL, tích hợp HBM và yêu cầu kiểm thử.

Đó là lý do phản ứng của ngành ngày càng phân tán. Công suất đang được tìm kiếm đồng thời ở các hãng đúc, OSAT, nhà sản xuất đế nền, nhà cung cấp bộ nhớ và các doanh nghiệp vật liệu, thay vì chỉ tập trung vào một dây chuyền đóng gói duy nhất.

Tác động tới hạ tầng AI và các ngành khác

Tác động trước mắt là thời gian giao bộ tăng tốc chậm hơn và khó dự đoán hơn. Chỉ cần thiếu HBM hoặc thiếu đóng gói tiên tiến, toàn bộ hệ thống có thể bị trì hoãn dù chip logic đã sẵn sàng. Tình trạng này cũng ưu ái các khách hàng lớn có đủ sức mua và tầm nhìn lập kế hoạch để đặt trước công suất khan hiếm.

Đối với các nhà vận hành trung tâm dữ liệu, việc này có thể làm chậm quá trình lắp đặt cụm máy huấn luyện và làm tăng giá trị của các cam kết cung ứng dài hạn. Với các nhà thiết kế chip, nó làm chi phí lựa chọn kiến trúc gói tăng lên: chuyển khỏi CoWoS không đơn giản là tìm một dây chuyền lắp ráp còn trống. Thiết kế phải được thẩm định lại theo cấu trúc liên kết, đế nền, cấu hình HBM, giải pháp tản nhiệt và quy trình kiểm thử khác.

Sức ép cũng lan sang các đầu vào bán dẫn liên quan. Các báo cáo mô tả tình trạng căng thẳng đối với HBM, đế nền ABF, năng lực lắp ráp và kiểm thử, vật liệu đóng gói cùng nhiều linh kiện liên quan. Tuy nhiên, các bằng chứng hiện có chưa xác lập được một mức thiếu hụt hoặc cú sốc giá định lượng cho từng ngành ngoài AI. Kết luận được hỗ trợ chắc chắn nhất là hiệu ứng lấn át trong hệ sinh thái hậu kỳ bán dẫn và bộ nhớ, chứ chưa phải một gián đoạn đã được đo lường trên toàn nền kinh tế.

Kết luận

Hạn chế CoWoS của TSMC đang thay đổi bản đồ cạnh tranh của phần cứng AI. Nó thúc đẩy một phần công việc hậu kỳ sang Intel Malaysia, làm tăng giá trị chiến lược của ASE và các nhà cung cấp đế nền, đồng thời khiến EMIB-T của Intel trở nên đáng chú ý hơn như một tuyến đóng gói thứ hai.

Dù vậy, các bằng chứng hiện có ủng hộ một kết luận thận trọng thay vì câu chuyện Intel đã “soán ngôi” TSMC. CoWoS vẫn là công nghệ chủ lực đã qua thẩm định và đang được sản xuất. Các lợi thế được báo cáo về chi phí và năng suất gói của EMIB-T vẫn bị đối trọng bởi năng suất đế nền ABF chưa được giải quyết và mốc sản xuất khối lượng lớn vào năm 2027.

Chuỗi cung ứng chip AI đang đa dạng hóa vì buộc phải làm như vậy—không phải vì một sản phẩm thay thế hoàn chỉnh cho TSMC đã vận hành ở quy mô lớn.