Intel định vị EMIB T là nền tảng bổ sung cho TSMC CoWoS, không phải sản phẩm thay thế ngay lập tức; thiết kế cầu silicon cục bộ có thể giảm lượng silicon trung gian và hỗ trợ các gói chip AI/HBM rất lớn, nhưng hiệu su... MediaTek đã công khai ủng hộ cả CoWoS và EMIB; Broadcom, Meta, Nvidia và SK hynix được cho là đa...
Câu trả lời nghiên cứu

Create a landscape editorial hero image for this Studio Global article: How is Intel positioning its EMIB-T advanced chip-packaging technology as an alternative to TSMC’s capacity-constrained CoWoS platform for A. Article summary: Intel is positioning EMIB‑T as a lower-cost, very-large-package alternative—not a wholesale drop-in replacement—for TSMC CoWoS in AI accelerators. Its pitch is localized silicon bridges rather than a package-wide interpo. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
Nút thắt của chuỗi cung ứng chip AI đang dịch chuyển: không chỉ nằm ở wafer tiến trình mới hay bộ nhớ HBM, mà còn ở khâu đóng gói tiên tiến. TSMC vẫn giữ vị thế dẫn đầu với CoWoS, nền tảng kết hợp chip xử lý, chiplet và HBM trong cùng một gói, nhưng công suất của hãng đã chịu áp lực lớn.
Intel đang tận dụng khoảng trống này để đưa EMIB-T trở thành một tuyến đóng gói thứ hai cho các bộ tăng tốc AI cỡ lớn—đặc biệt là ASIC tùy biến và những thiết kế coi trọng kích thước gói, chi phí hoặc đa dạng hóa nguồn cung hơn là mật độ liên kết tối đa.
Điểm cần nhấn mạnh là Intel không giới thiệu EMIB-T như một sản phẩm thay thế hoàn toàn, có thể lắp vào mọi thiết kế CoWoS. Đây là một kiến trúc khác, có khả năng cùng tồn tại với CoWoS trong nhiều phân khúc của thị trường chip AI.
Họ CoWoS của TSMC thường đặt một lớp liên kết rộng, mật độ cao bên dưới các die logic và HBM. CoWoS-S sử dụng interposer silicon hoàn chỉnh, trong khi CoWoS-L kết hợp interposer lớp phân phối lại (RDL) với các cầu silicon cục bộ. Kiến trúc này giúp CoWoS trở thành lựa chọn hàng đầu cho các gói GPU và HBM cần băng thông lớn. 33
36
Intel EMIB đi theo hướng khác: các cầu silicon nhỏ được nhúng vào nền substrate hữu cơ, chỉ xuất hiện tại những vị trí hai die cần kết nối mật độ cao. EMIB-T bổ sung các via xuyên silicon (TSV) vào chính cây cầu, nhằm cải thiện đường truyền điện và tín hiệu theo chiều dọc trong các gói dị thể phức tạp mà không cần một interposer silicon phủ toàn bộ gói. 5
34
35
Sự khác biệt này tạo ra các ưu thế tiềm năng khác nhau:
Intel cho biết EMIB-T đã được triển khai trên các cấu hình lớn hơn 120 × 120 mm, chứa lượng silicon tương đương hơn 9 lần kích thước reticle, tối đa 12 mô-đun HBM, 4 chiplet tính toán mật độ cao và hơn 20 cầu liên kết. Những thông số này đưa công nghệ vào nhóm phù hợp với các bộ tăng tốc AI rất lớn và thiết kế sử dụng nhiều HBM. 11
32
Tuy vậy, kích thước gói không tự động tạo ra lợi thế tuyệt đối. CoWoS-L được cho là hiện hỗ trợ các gói khoảng 5,5 lần kích thước reticle, còn lộ trình TSMC được mô tả có thể vượt 14 lần vào cuối thập kỷ. Vì vậy, lập luận mạnh nhất của EMIB-T nằm ở tính mô-đun, tiềm năng kinh tế sản xuất và khả năng mở thêm nguồn cung—not phải vị trí dẫn đầu không tranh cãi về mọi chỉ số kích thước. 33
Một số báo cáo ngành nêu khả năng EMIB-T giúp giảm chi phí tới 50% và tỷ lệ đạt của gói tiến gần 90%. Các con số này cần được xem xét thận trọng, bởi chúng là ước tính được đưa tin chứ chưa phải kết quả sản xuất độc lập, so sánh đồng nhất và được công bố đầy đủ. Hiệu suất của substrate vẫn được mô tả là một rào cản quan trọng. 1
6
31
Bằng chứng công khai hiện tách thành một trường hợp đã xác nhận và nhóm lớn hơn mới dừng ở mức quan tâm, thử nghiệm hoặc được truyền thông đưa tin.
MediaTek đã công khai cho biết họ hỗ trợ cả công nghệ đóng gói tiên tiến của TSMC và Intel, để khách hàng lựa chọn giữa hai hướng tiếp cận. Reuters dẫn lời Phó chủ tịch cấp cao Vince Hu nói MediaTek là một trong số ít nhà cung cấp silicon tùy biến hỗ trợ cả CoWoS của TSMC và EMIB của Intel. 17
Các báo cáo ngành riêng biệt cho biết MediaTek có kế hoạch sử dụng CoWoS và EMIB-T song song trong những chương trình ASIC AI cỡ lớn. Kết luận chắc chắn nhất hiện nay là MediaTek đã xác nhận hỗ trợ hai nền tảng; việc phân bổ sản xuất cụ thể cho từng chương trình khách hàng vẫn chưa rõ ràng. 18
Broadcom và Meta được đưa tin là đang đánh giá EMIB hoặc khả năng chuyển một phần khỏi CoWoS, với lý do gồm giảm chi phí và đa dạng hóa nguồn cung. Các nguồn hiện có chưa xác lập việc một trong hai công ty đã công bố đơn hàng EMIB-T sản lượng lớn. 18
24
Nhiều báo cáo liên hệ các thế hệ TPU tương lai của Google với dịch vụ đóng gói của Intel, trong đó có các tuyên bố rằng Google đã lựa chọn hoặc đặt hàng Intel cho một thế hệ tương lai. Một số bài viết khác chỉ mô tả đây là khả năng áp dụng dự kiến, chưa phải hợp đồng được xác nhận.
Do Intel và Google chưa công bố các điều khoản sản xuất dứt khoát trong những nguồn được xem xét, Google nên được xếp vào nhóm triển vọng mạnh được đưa tin, thay vì khách hàng EMIB-T đã xác nhận. 19
21
23
Nvidia được liên hệ với khả năng quan tâm EMIB-T trong bối cảnh công suất CoWoS khan hiếm. Tuy nhiên, chưa có bằng chứng được trích dẫn về một đơn hàng EMIB-T sản lượng lớn đã được công bố. Nvidia vẫn được xem là khách hàng tiêu thụ CoWoS lớn nhất của TSMC, vì vậy việc khảo sát thêm các lựa chọn đóng gói là hợp lý ngay cả khi những sản phẩm cao cấp nhất tiếp tục dùng CoWoS. 18
42
Bộ tăng tốc AWS Trainium 3 của Amazon được đưa tin là một ứng viên sử dụng EMIB-T. Amazon hoặc Intel chưa công khai xác nhận tuyên bố này trong các nguồn được xem xét, nên đây mới là mục tiêu được báo cáo, chưa phải chương trình sản xuất đã công bố. 21
SK hynix được cho là đang thử nghiệm đóng gói 2.5D dựa trên EMIB của Intel cùng HBM do chính công ty sản xuất, đồng thời xem xét vật liệu và nhà cung cấp cho khả năng sản xuất trong tương lai. Điều này cho thấy hoạt động đánh giá công nghệ hoặc hợp tác, nhưng chưa đủ để chứng minh SK hynix đã cam kết mua dịch vụ đóng gói Intel với sản lượng lớn. 25
Tóm tắt trạng thái hiện tại:
Các ước tính của giới phân tích cho thấy lý do các nhà thiết kế chip phải tìm đường khác. KGI ước tính công suất CoWoS hằng năm của TSMC vào khoảng 670.000 wafer trong năm 2025 và 1 triệu wafer trong năm 2026, trong đó Nvidia có thể chiếm khoảng 65% công suất năm 2026. 42
Một số dự báo khác mạnh tay hơn, lần lượt đưa ra con số khoảng 1,275 triệu wafer năm 2026 và 2,31 triệu wafer năm 2027. Ước tính nhu cầu cũng chênh lệch đáng kể: dự báo dựa trên nghiên cứu Morgan Stanley được truyền thông ngành trích dẫn cho rằng nhu cầu của các khách hàng chủ chốt có thể đạt khoảng 1,384 triệu wafer năm 2026 và 2,682 triệu wafer năm 2027.
Sự khác biệt phản ánh cách định nghĩa công suất, thời điểm mở rộng dây chuyền và tỷ trọng các biến thể CoWoS, vì vậy đây là các dự báo thị trường chứ chưa phải tổng số đã được chốt. 16
48
Ngay cả khi TSMC tiếp tục mở rộng công suất, các con số vẫn cho thấy áp lực có thể kéo dài. Một báo cáo cho rằng nhu cầu CoWoS toàn cầu có thể tiến gần 1 triệu wafer trong năm 2026, trong đó riêng Nvidia chiếm khoảng 60% tổng nhu cầu. Các ước tính khác đặt tỷ trọng của Nvidia trong công suất TSMC ở khoảng 50% hoặc hơn cho tới năm 2027.
Đây đều là ước tính của giới phân tích hoặc ngành, không phải số liệu TSMC công bố. Tỷ lệ khác nhau còn tùy việc so sánh với tổng nhu cầu, tổng công suất TSMC hay một biến thể CoWoS cụ thể. 26
42
43
Mức độ tập trung của thị trường cũng đáng chú ý. Một ước tính cho rằng Nvidia, Google, AMD và Amazon đã cùng sử dụng hơn 90% công suất đóng gói CoWoS trong năm 2025. Nếu chính xác, sự tập trung này khiến các nhà thiết kế chip khác dễ bị ảnh hưởng bởi quyết định phân bổ công suất, đồng thời tạo động lực để họ chứng nhận thêm một nhà cung cấp đóng gói tiên tiến. 44
Lý do đa dạng hóa xoay quanh bốn yếu tố thực tế.
Một con chip có thể đã đủ wafer tính toán và HBM nhưng vẫn bị trì hoãn nếu không có chỗ trong dây chuyền đóng gói. Các báo cáo mô tả công suất CoWoS đã được đặt trước ở mức cao đến năm 2026, biến đóng gói tiên tiến từ một công đoạn lắp ráp cuối thành nút thắt sản xuất thực sự. 45
46
Thiết kế dùng cầu silicon cục bộ có thể giảm lượng silicon cần thiết so với interposer toàn phần. Điều đó mở ra khả năng hạ chi phí gói, nhưng lợi ích thực tế còn phụ thuộc vào độ phức tạp của substrate, tỷ lệ đạt, quy trình lắp ráp và từng thiết kế cụ thể. Vì vậy, tuyên bố giảm 50% nên được xem là mục tiêu hoặc ước tính ngành, không phải mức tiết kiệm chắc chắn cho mọi khách hàng. 6
31
Các nhà cung cấp dịch vụ đám mây và nhà thiết kế chip ngày càng phát triển bộ tăng tốc tùy biến với nhiều tổ hợp khác nhau giữa chiplet tính toán, I/O và HBM. Kiến trúc cầu của EMIB-T có thể hấp dẫn khi gói chip cần diện tích lớn cùng nhiều kết nối mật độ cao cục bộ, đặc biệt trong ASIC tùy biến và các thiết kế tối ưu cho suy luận.
CoWoS có thể vẫn phù hợp hơn với những sản phẩm yêu cầu mật độ định tuyến đồng đều cao nhất và khả năng tích hợp HBM đã trưởng thành. 36
37
Việc chứng nhận Intel mang lại cho các nhà thiết kế chip một hệ sinh thái đóng gói tiên tiến thứ hai, giúp giảm phụ thuộc vào một nền tảng duy nhất trong kế hoạch công suất tương lai. Điều đó không đồng nghĩa khách hàng sẽ từ bỏ TSMC: chiến lược hai nguồn có thể giữ CoWoS cho một số sản phẩm và chuyển các thiết kế khác sang EMIB-T.
Intel dự kiến doanh thu từ đóng gói tiên tiến, trong đó có EMIB-T, bắt đầu tăng trong nửa cuối năm 2027, trở thành nguồn đóng góp đáng kể theo nhịp chạy ổn định trong năm 2028, rồi đạt quy mô đầy đủ hơn vào năm 2029. 3
4
Giám đốc tài chính Intel Dave Zinsner từng mô tả các thỏa thuận đóng gói tiên tiến tiềm năng có thể trị giá hàng tỷ USD mỗi năm cho mỗi khách hàng. Tuy nhiên, tên khách hàng, sản lượng và điều khoản kinh tế của các hợp đồng đã ký chưa được công bố đầy đủ.
Cơ hội vì thế rất lớn nhưng phụ thuộc vào khả năng thực thi: Intel phải biến sự quan tâm được đưa tin thành các thiết kế được chứng nhận, đạt tỷ lệ sản phẩm đạt ổn định ở substrate và toàn bộ gói, đồng thời mở rộng sản xuất đúng lịch. 8
3
Trong ngắn hạn, EMIB-T nhiều khả năng đóng vai trò nền tảng bổ sung. CoWoS có lợi thế về hệ sinh thái đã hình thành và kinh nghiệm sản xuất khối lượng lớn cho các gói AI và HBM hàng đầu. EMIB-T lại cung cấp một tuyến khác cho những khách hàng cần thêm công suất, các gói dị thể rất lớn, tiềm năng giảm chi phí hoặc đòn bẩy trong đàm phán với nhà cung cấp.
Thước đo quyết định sẽ không chỉ là việc Intel trình diễn được một gói chip lớn trong tài liệu kỹ thuật. Câu hỏi quan trọng hơn là liệu khách hàng có chuyển từ giai đoạn đánh giá sang sản xuất lặp lại, sản lượng cao vào thời điểm doanh thu Intel bắt đầu tăng từ năm 2027 hay không.
Cho đến lúc đó, EMIB-T là một lựa chọn thay thế đáng tin cậy về mặt chiến lược và tạo thêm sức ép cạnh tranh lên CoWoS—nhưng chưa phải sự thay thế toàn diện đã được kiểm chứng.
Studio Global AI
Trang này bao gồm câu trả lời dựa trên nguồn mà bạn có thể tiếp tục bên trong Studio Global.
Intel định vị EMIB T là nền tảng bổ sung cho TSMC CoWoS, không phải sản phẩm thay thế ngay lập tức; thiết kế cầu silicon cục bộ có thể giảm lượng silicon trung gian và hỗ trợ các gói chip AI/HBM rất lớn, nhưng hiệu su...
Intel định vị EMIB T là nền tảng bổ sung cho TSMC CoWoS, không phải sản phẩm thay thế ngay lập tức; thiết kế cầu silicon cục bộ có thể giảm lượng silicon trung gian và hỗ trợ các gói chip AI/HBM rất lớn, nhưng hiệu su... MediaTek đã công khai ủng hộ cả CoWoS và EMIB; Broadcom, Meta, Nvidia và SK hynix được cho là đang đánh giá, còn Google và Amazon mới dừng ở mức triển vọng được truyền thông đưa tin, chưa có hợp đồng EMIB T sản lượng...
Một ước tính đặt công suất CoWoS của TSMC ở khoảng 670.000 wafer năm 2025 và 1 triệu wafer năm 2026, trong đó Nvidia có thể chiếm khoảng 65% công suất năm 2026; Intel dự kiến doanh thu đóng gói tiên tiến bắt đầu tăng...