CXMT tiến nhanh ở DRAM; vì sao tỷ lệ thành phẩm HBM quan trọng hơn LPDDR6?

CXMT đang bổ sung nhanh các dòng chip nhớ có thể đưa ra thị trường. Nhưng với bộ nhớ băng thông cao (HBM), câu hỏi không chỉ là làm được mẫu chip nào, mà là có thể liên tục làm ra đủ chip đạt chuẩn để cung ứng ở quy mô thương mại hay không. 51

Khoảng cách công nghệ là bao nhiêu?

Theo ước tính của Hiệp hội Công nghiệp Bán dẫn Hàn Quốc, Trung Quốc chậm hơn Hàn Quốc khoảng ba năm ở HBM, hai năm ở DRAM và một năm ở bộ nhớ flash NAND. Đây là ước tính rộng về trình độ công nghệ, không có nghĩa sản lượng, tỷ lệ thành phẩm hay chi phí đã tương đương. So sánh về NAND chủ yếu liên quan đến YMTC; còn DRAM và HBM là CXMT. 52

LPDDR6 cho thấy điều gì — và chưa cho thấy điều gì?

CXMT đã đi từ DDR5 sang sản xuất hàng loạt LPDDR5X và cho biết LPDDR6 đã bước vào giai đoạn sản xuất hàng loạt. Công ty cũng công bố sản xuất hàng loạt trên nền tảng DRAM G5, trong đó có sản phẩm LPDDR5X dung lượng 24 gigabit. Những mốc này cho thấy khoảng cách về danh mục sản phẩm đang thu hẹp. Tuy nhiên, CXMT chưa công bố tỷ lệ thành phẩm hoặc sản lượng hằng tháng của G5; các thông báo sản phẩm vì thế chưa đủ để kết luận năng lực chế tạo đã ngang Samsung Electronics hay SK hynix. 20342726

Vì sao HBM khó hơn?

HBM ghép nhiều lớp chip DRAM thành một khối. Các đường xuyên silicon, gọi là TSV, tạo kết nối theo chiều dọc giữa các lớp. Ngoài việc chế tạo từng lớp chip, nhà sản xuất còn phải tạo TSV, xếp chồng, căn chỉnh và liên kết các lớp — mỗi công đoạn đều có thể phát sinh lỗi. 119

Tỷ lệ thành phẩm trong giai đoạn thử nghiệm HBM3 ban đầu của CXMT được đưa tin ở mức khoảng 25%. Một bài báo Hàn Quốc nêu mức khoảng 80% làm mốc tham chiếu cho sản xuất hàng loạt, nhưng không nên xem hai con số này là kết quả sản xuất do CXMT công bố hay ngưỡng áp dụng cho mọi sản phẩm HBM. Riêng SemiAnalysis cũng ước tính bằng mô hình tỷ lệ tổng thể khoảng 25% dựa trên các giả định của mình về công đoạn đầu và cuối. Các nguồn còn mô tả sản phẩm thử nghiệm là HBM3 hoặc HBM3E không thống nhất. 1337

Công nghệ của YMTC có thể giúp gì?

Một báo cáo đề cập kế hoạch áp dụng kinh nghiệm XStacking, công nghệ liên kết lai đồng–đồng của YMTC, cho các lớp DRAM sản xuất trên quy trình G4 của CXMT. Hướng đi này nhắm vào khâu liên kết khi xếp chồng chip. Song kế hoạch được đưa tin chưa chứng minh công nghệ đã được chuyển giao, thẩm định cho sản xuất và cải thiện tỷ lệ HBM thành phẩm. Bản thân nó cũng không giải quyết được việc tạo TSV hay mọi nguyên nhân gây hao hụt trong khối chip hoàn chỉnh. 101

Cột mốc cần theo dõi là tỷ lệ thành phẩm ổn định của HBM đã xếp chồng và kiểm thử đầy đủ, ở sản lượng thương mại. LPDDR cho thấy CXMT tiến bộ trong DRAM; tỷ lệ thử nghiệm HBM được đưa tin cho thấy ra mắt cùng một thế hệ sản phẩm vẫn khác với sản xuất thế hệ đó một cách cạnh tranh. 27133