Huawei Vạch Lộ Trình Chip 1.4nm Không Cần Máy EUV: Cuộc Cách Mạng Kiến Trúc Hay Canh Bạc Đầy Rủi Ro?

Định luật Mở rộng Tau (τ) là gì?

Định luật Mở rộng Tau là một đề xuất thay thế cho Định luật Moore, vốn từ lâu được định nghĩa bằng việc nhồi nhét ngày càng nhiều bóng bán dẫn nhỏ hơn lên một tấm silicon phẳng. Tau (τ) chuyển mục tiêu từ việc thu nhỏ không gian vật lý giữa các bóng bán dẫn sang việc tối thiểu hóa thời gian cần thiết để tín hiệu di chuyển qua một con chip .

Bằng cách tối ưu hóa cho thời gian truyền tín hiệu thay vì tỉ lệ thu nhỏ, khuôn khổ Tau hướng đến việc cải thiện mật độ chức năng và hiệu suất trên mỗi watt ở cấp độ toàn hệ thống, kết hợp cùng lúc bóng bán dẫn, kết nối, đóng gói và thiết kế hệ thống . Ý tưởng cốt lõi là các điểm nghẽn của chip hiện đại thường nằm ở việc di chuyển dữ liệu, chứ không chỉ là số lượng bóng bán dẫn, và thước đo này có thể được cải thiện bằng sự đổi mới về kiến trúc thay vì kỹ thuật quang khắc tinh vi hơn .

LogicFolding: Kiến trúc 3D 'vượt mặt' EUV

LogicFolding là kiến trúc silicon cụ thể được xây dựng dựa trên các nguyên tắc của Định luật Mở rộng Tau. Thay vì bố trí các mạch logic của chip trên một mặt phẳng duy nhất, kiến trúc này 'gấp' chúng thành hai hoặc ba lớp xếp chồng theo chiều dọc . Cách tiếp cận này có hai tác động chính:

1. Rút ngắn đường dẫn tín hiệu. Bằng cách đưa các mạch vào chiều không gian thứ ba, khoảng cách vật lý mà tín hiệu điện phải di chuyển được giảm đáng kể. Điều này làm giảm tải điện trở - điện dung (RC) và tăng tốc độ tổng thể cùng hiệu quả năng lượng .
2. Tăng số lượng bóng bán dẫn mà không cần tiến trình nhỏ hơn. Huawei tuyên bố phương pháp xếp chồng này giúp tăng mật độ bóng bán dẫn lên khoảng 55% và cải thiện hiệu suất năng lượng mà không cần đến độ chính xác gần như nguyên tử của các công cụ EUV .

Điều quan trọng là, những lợi ích về mật độ này không phụ thuộc vào kỹ thuật quang khắc tiên tiến. Các con chip này được chế tạo trên các tiến trình đã trưởng thành cấp 7nm tại nhà máy SMIC của Trung Quốc, sử dụng hệ thống quang khắc cực tím sâu (DUV) hiện có – thứ không bị chặn bởi các biện pháp kiểm soát xuất khẩu hiện tại của Mỹ . Công ty cho biết đã sản xuất hàng loạt 381 mẫu chip trong suốt sáu năm qua bằng cách sử dụng các kỹ thuật đồng tối ưu hóa nền tảng mà LogicFolding hiện đang mở rộng .

Lộ trình cụ thể: Từ chip Kirin 2026 đến mục tiêu tương đương 1.4nm năm 2031

Huawei đã trình bày một lộ trình hai bước cụ thể:

• Cuối năm 2026: Con chip LogicFolding thương mại đầu tiên sẽ xuất hiện trong hệ thống trên chip (SoC) Kirin, nhiều khả năng dành cho dòng Mate 90, sử dụng thiết kế hai lớp. Con chip này được dự đoán sẽ đạt mật độ bóng bán dẫn 238 MTr/mm², một con số đưa nó gần ngang bằng với hiệu năng của tiến trình cấp 3nm của TSMC . Các tuyên bố ban đầu về hiệu suất bao gồm xung nhịp tối đa 3.1GHz và hiệu suất lõi hiệu năng cao cải thiện 40% .
• Đến năm 2031: Huawei lên kế hoạch giới thiệu thiết kế LogicFolding ba lớp, đạt mật độ bóng bán dẫn tương đương với tiến trình cấp 1.4nm, một mục tiêu mà chính TSMC cũng đặt ra phải đến năm 2028 mới đạt được .

Phản ứng của Jensen Huang: Hai thái cực trong đánh giá mối đe dọa

CEO Nvidia, Jensen Huang, đã phản hồi về màn ra mắt của Huawei bằng một thông điệp hai phần và thay đổi rõ rệt chỉ trong vài ngày sau đó.

Ngay trước thềm hội nghị ISCAS, ông Huang từng thừa nhận sự thống trị của Huawei trong một phân khúc thị trường quan trọng. Ông nói với CNBC rằng các hạn chế xuất khẩu của Mỹ khiến Nvidia không thể cạnh tranh và tuyên bố công ty đã 'phần lớn nhường lại' thị trường chip AI Trung Quốc cho Huawei .

Với câu hỏi trực tiếp về việc liệu LogicFolding có phải là mối đe dọa đối với vị trí dẫn đầu của xưởng đúc TSMC hay không, lập trường công khai của ông ban đầu cứng rắn nhưng sau đó mềm mỏng hơn. Các báo cáo ban đầu cho rằng ông Huang nhận thấy khả năng đạt hiệu suất AI cạnh tranh của Huawei trên các tiến trình 7nm trưởng thành là một 'mối đe dọa nghiêm trọng' đối với mô hình kinh doanh vốn phụ thuộc vào việc khách hàng luôn cần tiến trình mới nhất .

Tuy nhiên, vài ngày sau vào ngày 29 tháng 5 năm 2026, ông Huang đã đưa ra một nhận định có phần xem nhẹ hơn với các phóng viên ở Đài Bắc. 'Đây là một bước đột phá đối với Huawei, nhưng không phải là mối đe dọa đối với TSMC,' ông nói. 'TSMC đã sử dụng phương pháp xếp chồng khuôn và đóng gói 3D bao lâu rồi? Gần 10 năm. Và vì vậy công nghệ của TSMC là rất tiên tiến.' . Có thể thấy, ông Huang muốn hạ nhiệt những lo ngại, đồng thời nhấn mạnh rằng đối tác sản xuất quan trọng của Nvidia vẫn đang dẫn đầu về công nghệ nền tảng này.

Kiểm chứng thực tế: Những điểm trừ đằng sau sự cường điệu

Bất chấp sự táo bạo về mặt chiến lược, tầm nhìn của Huawei đi kèm với những dấu hỏi lớn, rất quan trọng cho một cái nhìn cân bằng.

• Tuyên bố của Huawei chưa được kiểm chứng. Mức tăng mật độ bóng bán dẫn 55% được công bố là con số nội bộ chưa được các công ty phân tích chip bên thứ ba xác nhận độc lập . Công ty đang mô tả một mật độ 'tương đương 1.4nm' đạt được nhờ kiến trúc, chứ không phải là một tiến trình quang khắc 1.4nm thực sự.
• Thách thức về nhiệt và tỉ lệ thành phẩm là có thật. Việc xếp chồng các lớp logic tạo ra nhiệt lượng nhiều hơn đáng kể trong một thể tích nhỏ hơn, và việc đảm bảo sản xuất không lỗi trên nhiều lớp xếp chồng nổi tiếng là khó khăn. Các nhà phân tích trong ngành cảnh báo rằng những yếu tố này có thể hạn chế khả năng thương mại và hiệu suất của các chip logic 3D quy mô lớn .
• Khái niệm 'mật độ tương đương' rất phức tạp. Huawei không tuyên bố sẽ khắc bóng bán dẫn ở kích thước 1.4nm. Thay vào đó, họ nhắm đến việc nhồi một số lượng bóng bán dẫn tương đương về mặt chức năng vào một diện tích nhất định bằng cách xây dựng theo chiều dọc. Đây là một sự khác biệt quan trọng ảnh hưởng đến các so sánh về điện năng tiêu thụ, nhiệt lượng và chi phí với các chip nguyên khối trên các tiến trình tiên tiến .

Về bản chất, Huawei đã đề xuất một chiến lược cho thời kỳ hậu Định luật Moore, định hình lại cuộc đua bán dẫn xoay quanh thiết kế 3D thông minh thay vì ưu thế quang khắc thuần túy. Trong khi con chip Kirin ra mắt cuối năm 2026 sẽ là một phép thử quan trọng đầu tiên, mục tiêu cuối cùng vào năm 2031 vẫn là một canh bạc dài hạn, phụ thuộc vào việc giải quyết những bài toán vật lý cực đoan của công nghệ xếp chồng logic 3D.