Luật Tau và LogicFolding của Huawei: Con đường mới hướng tới chip tương đương 1,4 nm
Huawei cho rằng Luật Tau (τ) có thể giúp đạt mật độ transistor tương đương tiến trình 1,4 nm vào năm 2031 bằng cách tối ưu kiến trúc và “time scaling”, thay vì chỉ thu nhỏ transistor. Kiến trúc LogicFolding tái sắp xếp mạch để rút ngắn đường truyền tín hiệu, giảm điện trở và điện dung, từ đó cải thiện hiệu năng và h...
Đăng bởiBiên tập bằng GPT-5.5Hình ảnh được tạo bằng GPT Image 2
Huawei cho rằng Luật Tau (τ) có thể giúp đạt mật độ transistor tương đương tiến trình 1,4 nm vào năm 2031 bằng cách tối ưu kiến trúc và “time scaling”, thay vì chỉ thu nhỏ transistor.
Kiến trúc LogicFolding tái sắp xếp mạch để rút ngắn đường truyền tín hiệu, giảm điện trở và điện dung, từ đó cải thiện hiệu năng và hiệu suất năng lượng.
Ý tưởng vẫn chưa được kiểm chứng độc lập, nhưng phản ánh chiến lược của Trung Quốc nhằm tiếp tục phát triển chip dù bị hạn chế tiếp cận thiết bị sản xuất tiên tiến.
How does Huawei’s newly announced Tau (τ) Scaling Law and LogicFolding chip architecture aim to achieve transistor density equivalent to a 1Huawei’s Tau (τ) Scaling Law proposes improving chips through architectural “time scaling” and LogicFolding rather than relying only on smaller transistor geometries.
Prompt AI
Create a landscape editorial hero image for this Studio Global article: How does Huawei’s newly announced Tau (τ) Scaling Law and LogicFolding chip architecture aim to achieve transistor density equivalent to a 1. Article summary: Huawei says its new Tau (τ) Scaling Law is a way to keep improving chip capability without relying only on ever-smaller manufacturing nodes, and it claims this could let it design chips with transistor density equivalent. Topic tags: general, general web, news, user generated. Reference image context from search candidates: Reference image 1: visual subject "## China's Huawei Technologies expects to design high-end chips by 2031 with transistor density equivalent to 1.4-nanometre processes, despite U.S. sanctions that have made it har" source context "UPDATE 1-Huawei proposes new path for chip development amid ..." Reference image 2: visual subject "## China's
openai.com
Huawei gần đây công bố một khái niệm thiết kế bán dẫn mới gọi là Luật mở rộng Tau (τ) – Tau Scaling Law, đi kèm kiến trúc chip LogicFolding. Công ty cho biết cách tiếp cận này có thể giúp thiết kế chip đạt mật độ transistor tương đương tiến trình 1,4 nanomet vào năm 2031, dù Trung Quốc hiện chưa tiếp cận được những công cụ sản xuất tiên tiến nhất mà các hãng chip hàng đầu thế giới sử dụng.
Ý tưởng này đánh dấu sự chuyển hướng: thay vì phụ thuộc hoàn toàn vào việc thu nhỏ transistor như trước đây, Huawei muốn khai thác nhiều hơn các cải tiến về kiến trúc và hệ thống.
Vì sao Huawei tìm hướng đi ngoài việc thu nhỏ transistor
Trong nhiều thập kỷ, ngành bán dẫn phát triển theo – tăng hiệu năng bằng cách thu nhỏ transistor để đặt nhiều hơn trên cùng một con chip.
Studio Global AI
Tiếp tục nghiên cứu của bạn
Trang này bao gồm câu trả lời dựa trên nguồn mà bạn có thể tiếp tục bên trong Studio Global.
Câu trả lời ngắn gọn cho "Luật Tau và LogicFolding của Huawei: Con đường mới hướng tới chip tương đương 1,4 nm" là gì?
Huawei cho rằng Luật Tau (τ) có thể giúp đạt mật độ transistor tương đương tiến trình 1,4 nm vào năm 2031 bằng cách tối ưu kiến trúc và “time scaling”, thay vì chỉ thu nhỏ transistor.
Những điểm chính cần xác nhận đầu tiên là gì?
Huawei cho rằng Luật Tau (τ) có thể giúp đạt mật độ transistor tương đương tiến trình 1,4 nm vào năm 2031 bằng cách tối ưu kiến trúc và “time scaling”, thay vì chỉ thu nhỏ transistor. Kiến trúc LogicFolding tái sắp xếp mạch để rút ngắn đường truyền tín hiệu, giảm điện trở và điện dung, từ đó cải thiện hiệu năng và hiệu suất năng lượng.
Tôi nên làm gì tiếp theo trong thực tế?
Ý tưởng vẫn chưa được kiểm chứng độc lập, nhưng phản ánh chiến lược của Trung Quốc nhằm tiếp tục phát triển chip dù bị hạn chế tiếp cận thiết bị sản xuất tiên tiến.
Giới hạn vật lý và chi phí ngày càng cao khi tiếp tục thu nhỏ transistor.
Các lệnh kiểm soát xuất khẩu khiến doanh nghiệp Trung Quốc khó tiếp cận thiết bị sản xuất chip tiên tiến, đặc biệt là máy in thạch bản EUV (Extreme Ultraviolet).
Đối tác sản xuất chip lớn nhất của Huawei tại Trung Quốc là SMIC hiện vẫn chủ yếu sản xuất ở mức khoảng 7 nm, chậm hơn vài thế hệ so với các hãng dẫn đầu như TSMC hay Samsung.
Vì vậy Huawei đang tìm cách tăng hiệu năng bằng thiết kế, tận dụng tối đa công nghệ chế tạo hiện có.
Luật Tau (τ): “Time scaling” là gì?
Huawei công bố Luật Tau tại Hội nghị IEEE International Symposium on Circuits and Systems (ISCAS) 2026 như một nguyên tắc mới để định hướng phát triển chip.
Khái niệm cốt lõi là chuyển từ “geometric scaling” sang “time scaling.”
Nói đơn giản:
Geometric scaling (truyền thống): cải thiện chip bằng cách làm transistor nhỏ hơn.
Time scaling (Tau scaling): cải thiện chip bằng cách giảm thời gian tín hiệu di chuyển và xử lý trong mạch.
Mục tiêu là liên tục giảm hằng số thời gian của hệ thống (τ) – tức độ trễ của việc truyền và xử lý tín hiệu – trên nhiều lớp thiết kế khác nhau.
Nếu tín hiệu đi nhanh hơn và mạch được tổ chức hiệu quả hơn, hệ thống có thể đạt hiệu năng và mật độ hiệu dụng cao hơn, ngay cả khi transistor không được thu nhỏ ở mức tối đa.
Một số nguồn cũng gọi ý tưởng này là “Her’s Law”, xem như sự chuyển dịch từ logic phát triển dựa trên hình học của Moore sang tối ưu hóa theo yếu tố thời gian trong hệ thống tính toán.
LogicFolding: Kiến trúc hiện thực hóa ý tưởng
Để áp dụng Luật Tau, Huawei đưa ra công nghệ cốt lõi mang tên LogicFolding.
Kiến trúc này tái tổ chức các mạch logic để rút ngắn quãng đường tín hiệu phải di chuyển, từ đó giảm điện trở và điện dung trong quá trình truyền tín hiệu.
Các mục tiêu chính bao gồm:
Giảm độ trễ truyền tín hiệu
Giảm tải điện trở và điện dung trong mạch
Tăng mật độ transistor hiệu dụng
Cải thiện hiệu năng và hiệu suất năng lượng
Một số mô tả cho biết kỹ thuật này có thể “gấp” hoặc xếp chồng các mạch theo cấu trúc dày đặc hơn, giúp rút ngắn đường dẫn tín hiệu và tăng mật độ bố trí mà không cần tiến trình sản xuất nhỏ hơn.
Huawei cũng nhấn mạnh việc tối ưu hóa đa tầng, từ cấp độ thiết bị và mạch, đến chip và toàn bộ hệ thống.
Đã áp dụng trong hàng trăm thiết kế chip
Theo Huawei, triết lý thiết kế phía sau Luật Tau đã được sử dụng trong hàng trăm thiết kế chip trong vài năm qua.
Công ty cũng cho biết các bộ xử lý Kirin thế hệ mới sẽ bắt đầu áp dụng kiến trúc LogicFolding, với những con chip smartphone dự kiến xuất hiện trong các thiết bị Huawei sắp tới.
Nếu triển khai thành công, đây sẽ là thử nghiệm thực tế đầu tiên của kiến trúc này trong các sản phẩm tiêu dùng sản xuất hàng loạt.
Ý nghĩa chiến lược đối với Trung Quốc
Thông báo của Huawei không chỉ mang tính kỹ thuật mà còn mang ý nghĩa chiến lược.
Các biện pháp kiểm soát xuất khẩu do Mỹ và đồng minh dẫn đầu đã hạn chế khả năng tiếp cận thiết bị sản xuất chip tiên tiến, đặc biệt là hệ thống EUV cần thiết để sản xuất các tiến trình tiên tiến nhất.
Trong bối cảnh đó, việc bắt kịp các hãng như TSMC hay Samsung bằng cách chỉ dựa vào thu nhỏ transistor trở nên cực kỳ khó khăn. Vì vậy, cách tiếp cận của Huawei tập trung vào đổi mới kiến trúc và thiết kế để giảm phụ thuộc vào tiến bộ sản xuất.
Những điểm vẫn chưa được kiểm chứng
Dù tuyên bố khá tham vọng, Luật Tau hiện vẫn chủ yếu là lộ trình nghiên cứu.
Các báo cáo cho biết Huawei chưa công bố dữ liệu benchmark độc lập hoặc xác nhận từ bên thứ ba cho thấy phương pháp này có thể thực sự đạt hiệu năng hay mật độ tương đương chip 1,4 nm trong tương lai.
Do đó, câu trả lời cuối cùng sẽ phụ thuộc vào kết quả thực tế của các thế hệ chip sắp tới.
Bức tranh lớn hơn
Ngay cả khi chỉ đạt được một phần mục tiêu, hướng tiếp cận của Huawei phản ánh xu hướng đang nổi lên trong ngành bán dẫn: cải tiến hiệu năng trong tương lai có thể đến từ kiến trúc, đóng gói và thiết kế hệ thống – không chỉ từ việc thu nhỏ transistor.
Đối với Huawei và tham vọng bán dẫn của Trung Quốc, Luật Tau đại diện cho nỗ lực tiếp tục nâng cao năng lực tính toán dù bị hạn chế tiếp cận các công nghệ sản xuất chip tiên tiến nhất thế giới.
techinsights.com
Huawei Matebook Fold Uses Kirin X90 Built on SMIC's 7nm (N+2 ...