2D-транзистори виходять на заводські лінії: ASML, TSMC та Imec досягли інтеграції 50 нм на 300-мм пластинах

Усі пристрої були виготовлені на одній 300-мм кремнієвій пластині з використанням масштабованого інтеграційного потоку, сумісного з етапами внутрішньої розводки . Вибір матеріалів для pFET на основі вольфраму особливо примітний, оскільки Imec раніше повідомляв про рекордну продуктивність pFET з використанням моношару WSe₂ на конференції IEDM 2025, досягнувши струмів до 690 мкА/мкм .

Ключове число: крок контактного полікремнію 50 нм

Головним показником є крок 50 нм CPP, досягнутий для пристроїв nFET і pFET . У виробництві чіпів крок контактного полікремнію є одним із найважливіших показників щільності транзисторів і прямим індикатором того, наскільки агресивно можна масштабувати логічний процес.

Для порівняння: сучасні передові кремнієві вузли сьогодні працюють із кроком нижче 50 нм. Демонстрація транзисторів із 2D-матеріалів із кроком 50 нм CPP на 300-мм пластинах доводить, що ці екзотичні матеріали можуть грати в тій самій лізі, не лише в крихітних дослідницьких зразках, а й на тому ж форматі пластин, який використовується на фабриках масового виробництва .

Три віхи в одному інтеграційному потоці

Спільна робота досягла трьох конкретних, вимірюваних результатів, які знаменують явний прогрес порівняно з попередніми дослідженнями 2D-матеріалів :

1. Перші у світі масштабовані пристрої nFET і pFET із кроком 50 нм CPP на 300-мм пластинах.
2. Обидві полярності транзисторів показали надзвичайно низький струм витоку (Ioff) за нульової напруги на затворі (Vg=0V).
3. Продуктивність pFET з каналами WSe₂ наблизилася до рівня рекордних лабораторних зразків, підтверджуючи, що інтеграційний підхід зберігає якість матеріалу.

Крім того, метод інтеграції, подібний до CMOS, дав до 94% працездатних транзисторів (визначених як Imax/Imin більше 10⁵) по всій пластині, підтверджуючи, що процес є водночас надійним і стабільним .

Процес, який зробив це можливим

Що дозволило здійснити цей стрибок із лабораторії на фабрику? Консорціум розробив новий інтеграційний підхід, спеціально створений для дихалькогенідів перехідних металів (TMD) — класу 2D-матеріалів, що використовуються для каналів транзисторів . Потік включає кілька ключових процесних модулів, критичних для промислової життєздатності :

• Літографія EUV (екстремальний ультрафіолет) для формування крихітних структур, необхідних для кроку 50 нм.
• Методи перенесення матеріалів TMD, придатні для повнорозмірних пластин.
• Інтеграція діелектриків з високою діелектричною проникністю (high-k) для стеків затворів.
• Ізоляція каналів і передові етапи хіміко-механічної планаризації (CMP).

Це поєднання стандартних інструментів напівпровідникового процесу зі спеціалізованим поводженням із 2D-матеріалами робить результат справжнім виробничим проривом, а не просто демонстрацією матеріалознавства.

Два бар'єри подолано одночасно

Щоб 2D-транзистори коли-небудь замінили кремній у логічних чіпах, промисловість повинна була подолати дві фундаментальні проблеми . По-перше, потрібно було створити повний інтеграційний потік, який працює на 300-мм пластинах — стандарті сучасного виробництва чіпів. По-друге, цей потік мав працювати для пристроїв як n-, так і p-типу з однаково малими розмірами, оскільки логіка CMOS вимагає комплементарних пар.

Робота ASML-TSMC-Imec долає обидві перешкоди в одній демонстрації. Об'єднавши багаторічні дослідження Imec у галузі пристроїв на основі TMD із літографічними можливостями ASML та виробничим досвідом TSMC, група показала, що транзистори з 2D-матеріалів можна виготовляти в масштабі з кроком, необхідним для майбутніх логічних вузлів .

Місце на дорожній карті після кремнію

Це не одноразовий експеримент. Це кульмінація тривалої дуги стійкого прогресу в усій промисловості.

Imec почав працювати над інтеграцією 2D FET-матеріалів на 300-мм пластинах ще у 2018 році, коли вперше продемонстрував пряме вирощування WS₂ методом MOCVD на повнорозмірних пластинах . У 2019 році дослідницький центр показав ультрамасштабовані транзистори MoS₂ із довжиною каналу до 30 нм . До 2020 року Imec офіційно ввів 2D-матеріали у свою дорожню карту масштабування логіки, прогнозуючи їх впровадження з вузла A7 і далі .

Зовсім нещодавно, на IEDM 2025, Intel Foundry та Imec окремо продемонстрували сумісну з 300-мм фабрикою інтеграцію критичних модулів 2DFET, включаючи контакти витоку/стоку та стеки затворів . На тій же конференції співпраця Imec з TSMC дала рекордну продуктивність pFET на каналах WSe₂, заклавши матеріальні основи для прориву 2026 року .

Результат ASML-TSMC-Imec, опублікований у червні 2026 року, об'єднує ці нитки в єдину, повну демонстрацію комплементарних 2D-транзисторів із виробничо-релевантним кроком на промислових пластинах. Очікується, що інтеграційна схема буде застосовна не лише до матеріалів TMD, використаних у цій роботі — MoS₂, WS₂ та WSe₂, — а й до інших 2D-матеріалів для каналів .

Що далі

Прорив був розкритий у статті T1.3 на симпозіумі VLSI 2026 під назвою «First EUV–enabled Integration Route for 50nm Pitch N and PMOS Transistors with 2D Materials Channel from a 300mm Fab» . Хоча характеристики пристроїв є багатообіцяючими, це залишається дослідницькою демонстрацією, а не комерційним продуктом. Продуктивність і надійність ще потрібно довести при менших кроках, і промисловість ще не стандартизувала точний стек 2D-матеріалів для майбутніх вузлів.

Але значення є чітким: вперше напівпровідникова промисловість має відчутний доказ того, що 2D-транзистори можуть слідувати тим самим виробничим шляхом, що й кремній. Перегони за логікою після кремнію щойно стали реальними.