CoWoS від TSMC і EMIB-T від Intel: нове вузьке місце для ШІ-чипів

Виробництво ШІ-чипа не завершується після виготовлення логічного кристала на пластині. Щоб прискорювач можна було відвантажити, його потрібно об’єднати з кількома стеками пам’яті HBM, підкладкою та складною системою міжз’єднань. Саме на цьому етапі — у передовому пакуванні — формується один із головних лімітів постачання ШІ-обладнання.

За повідомленнями, що посилаються на оцінки аналітиків, TSMC має намір збільшити потужності передового пакування CoWoS приблизно з 130 000 еквівалентів пластин на місяць у 2026 році до близько 260 000 наприкінці 2028-го. Основний приріст пов’язують із майданчиком компанії в Аризоні та тайванським підприємством AP7. Це не детальне офіційне зобов’язання TSMC щодо гарантованого випуску: строки, співвідношення різних версій CoWoS і фактичний вихід придатної продукції ще можуть змінюватися. 78

Чому CoWoS став вузьким місцем для ШІ

CoWoS (Chip-on-Wafer-on-Substrate, «чип-на-пластині-на-підкладці») — це сімейство технологій 2,5D-пакування. Воно дає змогу розмістити поряд великі обчислювальні кристали або чиплети та стеки високошвидкісної пам’яті HBM (High Bandwidth Memory), забезпечивши між ними щільні й швидкі з’єднання.

Для сучасного ШІ-прискорювача недостатньо мати готовий логічний кристал. Потрібно інтегрувати його з HBM, підкладкою та корпусом, забезпечити живлення, відведення тепла і прийнятний рівень виходу придатних виробів. Отже, навіть за наявності потужностей для випуску пластин дефіцит передового пакування може безпосередньо обмежити кількість готових прискорювачів.

Попит до того ж дуже концентрований. За оцінкою Epoch AI, у 2025 році NVIDIA, Google, AMD і Amazon разом спожили понад 90% світових потужностей CoWoS і постачань HBM у вартісному вираженні, хоча на них припадало лише близько 12% виробництва передових логічних кристалів. 35 TrendForce також зазначав, що дефіцит CoWoS поширився на обладнання, підкладки, матеріали для пакування та інші компоненти. 39

Тому вирішальним стає розподіл квот. Потужності, зарезервовані найбільшими замовниками, можуть означати для менших розробників ШІ-чипів і нових програм кастомних прискорювачів довші цикли кваліфікації та закупівель.

План TSMC масштабний, але оцінки різняться

Позначка у 260 000 еквівалентів пластин на місяць наприкінці 2028 року — амбітна оцінка, про яку повідомляли медіа. Інші прогнози нижчі: Mizuho очікував близько 140 000 одиниць на місяць у 2026 році та 190 000–200 000 у 2027-му; в іншому звіті фігурує рівень приблизно 220 000 на місяць до кінця 2028 року. 64

Ця різниця важлива. Йдеться про оцінки аналітиків і учасників ланцюга постачання, а не про тотожні показники гарантованого випуску. У розрахунках можуть відрізнятися припущення щодо різновидів CoWoS, аутсорсингового виробництва, виходу придатної продукції та перерахунку в еквівалент пластини.

Висновок, однак, незмінний: TSMC та її екосистема швидко нарощують передове пакування, але попит на нього також стрімко зростає. Компанія розбудовує такі потужності в Аризоні та одночасно запускає додаткові майданчики на Тайвані. Водночас передове пакування поки що переважно зосереджене в Азії, а американські об’єкти TSMC залишаються частиною багаторічної локалізації, а не швидкою заміною тайванського виробничого центру. 40

Чим EMIB-T від Intel відрізняється від CoWoS

Технологія Intel EMIB (Embedded Multi-die Interconnect Bridge) застосовує інший підхід. Замість розміщення всіх кристалів на великому суцільному кремнієвому інтерпозері вона вбудовує невеликі кремнієві містки в органічну підкладку корпусу — лише там, де сусіднім кристалам потрібне щільне високошвидкісне з’єднання. 1725

Версія EMIB-T доповнює цю архітектуру наскрізними кремнієвими переходами у містку. За заявою Intel, ці вертикальні канали можуть подавати живлення безпосередньо до чипів, замість маршрутизації в обхід містка, що покращує енергоефективність і передавання сигналів у складних ШІ-корпусах. 25

Ключова відмінність така:

• CoWoS спирається на масштабну інтеграцію з інтерпозером і розрахований на великі корпуси з високою пропускною здатністю.
• EMIB/EMIB-T використовує локальні містки, зменшуючи обсяг потрібного кремнієвого інтерпозера. За зіставного рівня виходу придатної продукції це може дати перевагу у вартості. 17

Intel повідомляла, що до 2028 року EMIB-T має масштабуватися до корпусів розміром понад 12 ретикулів — тобто понад площу, яку можна експонувати за один цикл літографії. 17 Це робить платформу суттєвим варіантом для частини надвеликих чиплетних систем, зокрема кастомних прискорювачів, архітектуру яких від початку можна оптимізувати під місткову топологію.

Втім, EMIB-T не варто вважати автоматичною заміною CoWoS. Вибір пакування залежить від компонування пам’яті, розташування кристалів, енергобюджету, теплового проєктування, вимог до з’єднань, графіка розробки програмного забезпечення та кваліфікації постачальника. Продукт, уже спроєктований для однієї платформи пакування, не обов’язково можна безболісно перевести на іншу наприкінці циклу розробки.

Що змінюється для ланцюгів постачання ШІ-чипів

Пакування стає стратегічним ресурсом

Розробникам ШІ-чипів тепер потрібно резервувати не лише виробництво передових пластин. Необхідний синхронний доступ до HBM, передових підкладок, тестування, складання та потужностей пакування. Дефіцит CoWoS означає, що розподіл пакувальних квот може визначати обсяги продукту і графік запуску так само прямо, як доступ до передових логічних техпроцесів. 3539

Це заохочує раннє спільне проєктування та довгострокове резервування потужностей. Постачальник пакування вже не просто виконує фінальний етап виробництва — він стає важливим партнером у виборі архітектури та плануванні постачань.

Географія диверсифікується, але Тайвань лишається ключовим

Потужності TSMC в Аризоні та американські операції Intel із передового пакування дають ринку більше географічних варіантів. Intel описує EMIB як складову своєї американської платформи передового пакування, тоді як TSMC будує в Аризоні перші такі виробництва. 2540

Проте це лише частково зменшує концентрацію. Тайвань зберігає центральну роль у великосерійному передовому пакуванні, а створення кваліфікованої альтернативи потребує не просто фабричних площ. Потрібні зрілі процеси, стабільний вихід придатної продукції, постачання матеріалів, інтеграція HBM, тестування та валідація замовниками.

Intel, OSAT-компанії та виробники пам’яті посилюють позиції

Обмеження CoWoS відкривають для Intel Foundry можливість продавати послуги пакування незалежно від того, на якій фабриці замовник виготовляє логічний кристал. Локальні містки EMIB-T дають Intel диференційований варіант, а не просто копію CoWoS. 1725

Водночас стратегічна вага зростає у компаній OSAT — підрядників зі складання й тестування напівпровідників, постачальників підкладок та виробників HBM. Вузьке місце утворює не одна пакувальна лінія, а ланцюг взаємозалежних ресурсів. 39

Яким може бути ринок до кінця десятиліття

Найімовірніший сценарій — не зникнення CoWoS і не перемога EMIB-T у кожному проєкті, а сегментований ринок передового пакування:

• CoWoS залишиться важливою технологією для найбільших прискорювачів із високими вимогами до пропускної здатності пам’яті.
• EMIB-T може бути корисним для дизайнів, яким підходять локальні містки, інший підхід до подавання живлення та потенційно менше використання кремнієвого інтерпозера.
• 3D-інтеграція та панельне пакування привертатимуть більше уваги в міру зростання габаритів корпусів, кількості стеків HBM, потреб у живленні та вартості.

Повідомлялося, що TSMC розглядає нарощування панельного пакування CoPoS (Chip-on-Panel-on-Substrate) у 2028–2029 роках, однак пізніші публікації називали можливий пізніший графік. 912 Така невизначеність добре ілюструє головну проблему: дорожні карти пакування розвиваються швидко, але комерційні терміни залежать не лише від амбіцій розробників, а й від готовності виробництва.

Практичний висновок для покупців ШІ-чипів простий: передові обчислення більше не закуповують лише на рівні пластин. Уміння заздалегідь зарезервувати, кваліфікувати та масштабувати передове пакування стає частиною конкурентної переваги.