Три етапи HBM-дорожньої карти Samsung: від базового кристала 4 нм до 3D-пам’яті zHBM

Samsung розвиває HBM у три кроки: спочатку переносить функції керування пам’яттю та інтерфейс із прискорювача на базовий кристал HBM, потім додає моніторинг, розширення пам’яті й обчислення поблизу даних, а на фінальному етапі планує розмістити AI-процесор безпосередньо під стеком DRAM у справжньому 3D-пакеті. Кінцевою точкою цієї стратегії має стати zHBM. Однак заявлені Samsung показники продуктивності — це цілі майбутньої архітектури, а не продемонстровані результати серійних продуктів. 1713

Дорожня карта Samsung у стислому вигляді

Етап	Головна зміна в архітектурі	Очікувана перевага
Етап 1: custom HBM (cHBM)	Перенесення контролера пам’яті та компактнішого міжкристального інтерфейсу на логічний базовий кристал HBM	Вивільнення площі прискорювача та зменшення витрат на передавання даних
Етап 2: advanced HBM (aHBM)	Додавання телеметрії, контролерів розширення пам’яті та окремих обчислювальних елементів	Краще керування пам’яттю, більша доступна місткість і ефективніше використання даних поблизу процесора
Етап 3: zHBM	Безпосереднє вертикальне з’єднання структури DRAM/HBM з AI-прискорювачем	Коротший шлях між процесором і пам’яттю та значно щільніше вертикальне підключення

Ця послідовність важлива, оскільки змінює саму роль базового кристала. Спочатку він є переважно шаром керування та підключення, далі перетворюється на дедалі функціональнішу логічну підсистему, а зрештою стає частиною вертикально інтегрованої структури обчислень і пам’яті. 182027

Етап 1: cHBM вивільняє площу AI-прискорювача

Відправною точкою для Samsung є HBM4 із DRAM 1c та логічним базовим кристалом за 4-нм техпроцесом. Компанія заявляє для HBM4 швидкість до 13 Гбіт/с і пропускну здатність до 3 300 ГБ/с на стек. Це характеристики продукту HBM4, а не специфікація майбутньої концепції zHBM. 3537

Перший етап дорожньої карти розвиває цю логічну основу. Традиційний, більший фізичний інтерфейс HBM PHY на AI-прискорювачі пропонується замінити компактнішим міжкристальним інтерфейсом die-to-die. Одночасно функції контролера пам’яті переносяться з прискорювача на базовий кристал HBM. 1720

Це може дати дві основні переваги:

• Більше площі для прискорювача. Кремній, який раніше використовувався для контролера пам’яті та інтерфейсних схем, можна спрямувати на обчислювальні блоки, кеш або спеціалізовану логіку.
• Коротший електричний шлях. Перенесення функцій на базовий кристал може скоротити відстань і накладні витрати під час обміну між прискорювачем і HBM, підвищивши енергоефективність інтерфейсу. 13

У деяких повідомленнях згадується можливе вивільнення 5–10% площі прискорювача та приріст продуктивності на 10–20%. Проте ці цифри походять із матеріалів, що описують дорожню карту, і не є універсальним результатом для кожного AI-процесора. 1729

Етап 2: aHBM перетворює базовий кристал на активну підсистему

На другому етапі вивільнену площу базового кристала пропонується використати для нових функцій. Концепція Samsung передбачає сенсори та телеметрію в реальному часі — зокрема для контролю температури й напруги — а також функції забезпечення надійності та самотестування. Такі дані можуть допомогти системі точніше реагувати на умови роботи та краще контролювати стан стека пам’яті. 182728

Базовий кристал також може стати інтерфейсом розширення пам’яті, який підключатиме додаткову HBM або інші типи пам’яті, наприклад LPDDR. Це дасть розробникам ще один спосіб збільшити доступну місткість, не покладаючись лише на локальний стек HBM. 182829

Samsung також розглядає розміщення обчислювальних елементів у базовому кристалі. Вони не замінять універсальний GPU чи спеціалізований прискорювач. Їхнє завдання буде вужчим: виконувати окремі операції, що інтенсивно працюють із пам’яттю, безпосередньо поблизу даних. Це може зменшити частину трафіку в межах пакета та покращити використання пам’яті. 61927

Це перехідний етап: HBM усе ще розташовується поруч із процесором у 2,5D-пакеті, але базовий кристал уже починає нагадувати інтелектуальну підсистему введення-виведення та обчислень.

Етап 3: zHBM розміщує пам’ять безпосередньо над обчисленнями

zHBM — найрадикальніша частина плану. У звичайному HBM-пакеті прискорювач і стеки HBM розташовані поруч на інтерпозері. Концепція Samsung передбачає іншу геометрію: процесор розміщується безпосередньо під стеком DRAM, утворюючи справжню 3D-структуру обчислень і пам’яті. 3732

Вертикальне компонування має скоротити шлях, який проходять дані, і замінити великий периферійний інтерфейс щільнішими розподіленими вертикальними з’єднаннями. У теорії це може забезпечити:

• вищу пропускну здатність завдяки значно ширшому з’єднанню;
• менше споживання енергії на введення-виведення, оскільки сигнали проходять коротшу відстань;
• ефективніше передавання даних під час навчання та роботи AI-моделей;
• меншу площу пакета в горизонтальній площині, адже HBM більше не потрібно розміщувати навколо процесора. 13732

Саме тому zHBM — це не просто «швидша HBM». Архітектура змінює фізичні взаємовідносини між пам’яттю та обчисленнями. Підсумковий ефект залежатиме не лише від швидкості DRAM, а й від топології пакета, конструкції інтерфейсу, системи живлення, охолодження та особливостей конкретного навантаження.

Як заявлені цілі співвідносяться з HBM5

Samsung і галузеві джерела використовують різні базові рівні та метрики. Тому наведені показники не варто сприймати як один безпосередньо порівнюваний бенчмарк:

• HBM5 проти HBM4E: Samsung націлена на подвоєння продуктивності, підвищення продуктивності на ват на 20% і зменшення теплового опору на 20%. Повідомлення пов’язують масове виробництво приблизно з 2028 роком, однак HBM5 поки залишається поколінням дорожньої карти, а не усталеним стандартом серійного ринку. 4101214
• zHBM проти HBM4E: У порівнянні, орієнтованому на матеріали Hot Chips, згадуються приблизно на 70% нижче енергоспоживання DRAM і більш ніж у 2,3 раза вища пропускна здатність DRAM. 111
• Довгострокові цілі zHBM: Samsung також презентувала орієнтири до 8-разового приросту продуктивності, триразового підвищення продуктивності на ват і зменшення теплового опору на 75–90% проти HBM4E. 21314

Різниця між «2,3 раза більшою пропускною здатністю» та «8-разовою продуктивністю» не обов’язково є суперечністю. Пропускна здатність, енергоспоживання DRAM, продуктивність застосунку та продуктивність на ват — різні показники, які можуть вимірюватися в різних конфігураціях. У наданих матеріалах недостатньо методологічних деталей, щоб незалежно узгодити всі цифри, тому їх слід сприймати як цілі архітектури, а не як один підтверджений результат тестування. 11014

Чому ця схема вписується у стратегію CUBE

Samsung описує CUBE як підхід, побудований навколо чотирьох цілей: Capacity — місткість, Utilization — використання, Bandwidth — пропускна здатність і Efficiency — ефективність. На думку компанії, для AI-систем недостатньо просто підвищувати швидкість інтерфейсів: пам’ять потрібно розміщувати й використовувати розумніше, зокрема у трьох вимірах. 257

Три етапи HBM відповідають цим напрямам:

• Місткість: розширення пам’яті через базовий кристал може підключати додаткові рівні пам’яті, а вертикальне компонування збільшує щільність без пропорційного розширення пакета в ширину. 418
• Використання: телеметрія, логіка керування та вибіркові обчислення поблизу даних можуть зробити наявну місткість і пропускну здатність кориснішими для певних завдань. 1827
• Пропускна здатність: прямі вертикальні з’єднання скорочують фізичну відстань між обчисленнями та пам’яттю й створюють можливість для щільнішого введення-виведення. 37
• Ефективність: зменшення обсягу передавання даних та інтерфейсних накладних витрат може скоротити споживання енергії, а точніший тепловий моніторинг — допомогти системам працювати ближче до своїх меж. 1511

Отже, zHBM є найвиразнішим прикладом підходу Samsung до пам’яті вздовж осі Z: збільшувати щільність і скорочувати комунікаційні відстані, будуючи вгору, а не розширюючи 2,5D-пакет у горизонтальній площині. 713

Які інженерні проблеми ще потрібно розв’язати

Охолодження

Розміщення потужного процесора під стеком DRAM ускладнює відведення тепла: обчислювальний кристал опиняється далі від системи охолодження, а DRAM має працювати в доволі обмеженому температурному діапазоні. Тому заявлене Samsung зменшення теплового опору — це проєктна ціль, а не автоматична перевага 3D-компонування. Виробнику та партнерам доведеться довести, що продуктивність, надійність пам’яті та вимоги до охолодження можуть співіснувати в серійному пакеті. 1419

З’єднання, вирівнювання та вихід придатних кристалів

Пряма 3D-структура потребує надзвичайно точного з’єднання та вирівнювання великих поверхонь. У міру фізичного об’єднання процесора й пам’яті зростає значення стоншення пластин, інтеграції TSV, контролю деформацій, роботи з дефектами та високого виходу придатних з’єднань. Дефект з одного боку пакета може вплинути на цінність усієї збірки, тому особливо важливими стають тестування справних кристалів, резервування для ремонту та доступ до тестування після з’єднання. Заплановані Samsung функції надійності й самотестування в базовому кристалі показують, наскільки тісно пакування і тестування пов’язані з архітектурою. 2728

Живлення та цілісність сигналу

Навіть надзвичайно широкий вертикальний інтерфейс потребує стабільного живлення, точного таймінгу, синхронізації та контролю шумів. Висока теоретична пропускна здатність не гарантує приросту продуктивності застосунків, якщо стабільність живлення, перегрів або якість сигналу обмежують тривалу роботу.

Висота стека та механічні обмеження

Збільшення кількості вертикальних шарів може призвести до зростання товщини пакета, механічних напружень і складності охолодження. Фінальна конструкція має збалансувати місткість і пропускну здатність із висотою стека, деформаціями, технологічністю виробництва та обмеженнями підкладки й системної плати.

Спільне проєктування процесора і пам’яті

Стандартну HBM можна інтегрувати як відносно модульний компонент пам’яті. Натомість aHBM, а особливо zHBM, потребують тіснішої координації між прискорювачем, логікою базового кристала, пакетом, прошивкою, середовищем виконання та програмним стеком. Інтерфейси, розподіл функцій керування, когерентність, обробка помилок і операції поблизу пам’яті потрібно проєктувати разом. Це може підвищити спеціалізацію, але водночас зробити систему менш взаємозамінною, ніж звичайні рішення на базі HBM.

Терміни та готовність екосистеми

zHBM залишається майбутньою концепцією, а повідомлення пов’язують її комерціалізацію з періодом після 2029 року. Графік і заявлені показники залежатимуть від зрілості пакування, зацікавленості замовників, стандартів, виходу придатних виробів і вартості. 8914

Практичний висновок

Дорожню карту Samsung найкраще розуміти як поступове перенесення інтелекту ближче до пам’яті:

1. cHBM передусім вивільняє площу прискорювача та переносить інтерфейсні й керувальні функції.
2. aHBM перетворює базовий кристал на контрольовану, розширювану й частково програмовану підсистему пам’яті.
3. zHBM фізично об’єднує обчислення та пам’ять, розміщуючи процесор під стеком DRAM.

Потенційний результат — менше енергії на введення-виведення, більше корисної площі прискорювача, щільніша пропускна здатність і вища продуктивність на ват. Але фінальний етап переносить найскладніші завдання з дизайну інтерфейсу пам’яті у сферу теплової інженерії, з’єднання кристалів, виходу придатних виробів, тестування та спільного проєктування всієї системи. Наразі zHBM — амбітний напрям, підтверджений заявленими цілями, але ще не доказ того, що серійний 3D-пакет для AI зможе забезпечити ці показники.