19 жовтня на саміті RISC V China Summit 2026 Lanxin оголосила про супернод інтегрованих обчислень — перехід від окремих чипів і серверів до кластерної ШІ інфраструктури.[1][2] За даними компанії, LX500 має 48 ядер RISC V і ШІ рушії з продуктивністю 75 TOPS для INT8.
ОпублікувавВідредаговано за допомогою GPT-6 LunaЗображення створено за допомогою GPT Image 2
Research answer

Create a landscape editorial hero image for this Studio Global article: What did Shenzhen-based Lanxin Computing announce at the 2026 RISC-V China Summit about its converged-computing supernode and CTO Jia Xinxia. Article summary: Lanxin Computing announced its “converged-computing supernode” at the 2026 RISC-V China Summit on October 19, extending its LX500-based platform from individual chips and servers toward cluster-level AI infrastructure.[5. Topic tags: general, general web, user generated, documentation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks,
Lanxin Computing представила супернод інтегрованих обчислень на саміті RISC-V China Summit 19 жовтня 2026 року. Компанія розширює платформу на базі LX500: від чипа й сервера — до кластерної інфраструктури для ШІ.1
2
На саміті технічна директорка Lanxin Цзя Сінься виступила з доповіддю «LX500: новий шлях для ШІ-інференсу». Вона розповіла про поєднання RISC-V та ШІ-обчислень і про просування цієї розробки до готових продуктів.1
2
Ідея Lanxin — розмістити обчислення загального призначення та ШІ-обчислення на одному чипі, а також надати їм спільну пам’ять. У традиційній системі з окремими CPU та ШІ-прискорювачем дані можуть переміщатися між різними просторами пам’яті через високошвидкісні з’єднання на кшталт PCIe. Спільна пам’ять покликана зменшити такі переміщення.2
Заявлені характеристики LX500:
Це оприлюднені характеристики продукту, а не результати незалежних тестів. Одне з джерел також вказує на CXL 2.0 і адресацію до 2 ТБ, однак матеріали саміту цих подробиць не підтверджують.6
Під час інференсу — обчислення відповіді вже навченим ШІ-моделем — дані можуть передаватися між процесором, пам’яттю та прискорювачем. Архітектура Lanxin має скоротити частину цього обміну завдяки інтеграції CPU та ШІ-обчислень на одному чипі й спільному доступу до пам’яті.2
За задумом компанії, це має допомогти в роботі з часом до першого токена, етапом попередньої обробки запиту (prefill) і довгим контекстом. Проте оприлюднені матеріали не містять кількісних результатів, які показували б, наскільки саме покращуються ці показники. Потенційну перевагу архітектури не варто сприймати як уже доведений приріст продуктивності.2
Анонс засвідчує, що Lanxin розширює напрям від окремого процесора та сервера до кластерної інфраструктури.1
2 Водночас доступні повідомлення не розкривають ані кількості чипів у суперноді, ані схеми з’єднання між ними. Без цих даних неможливо оцінити сукупну обчислювальну потужність, організацію пам’яті чи ефективність масштабування.
Раніше компанія повідомляла, що LX500 уперше запустили в лютому 2026 року, а в липні показали сервер Lenovo Wentian WR5219 G5 на його основі.1
6
14 Це дає уявлення про шлях продукту до серверного сегмента, але саме по собі не свідчить про роботу нового супернода під реальним навантаженням.
Анонс Lanxin показує один зі шляхів розвитку RISC-V — від процесорів до серверів і ШІ-інфраструктури. Та практична перевірка залежатиме не лише від характеристик чипа, а й від програмної екосистеми та того, як система працює в реальних розгортаннях. У галузевих матеріалах випробуванням для серверних платформ RISC-V називають їхнє впровадження у вимогливих середовищах телекомунікацій, фінансів і державного сектору.5
Поки що LX500 і супернод — помітна продуктова заява та архітектурний задум. Для повнішої оцінки потрібні розкриті параметри кластера, тести на реальних навантаженнях і дані про тривале використання системи.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
19 жовтня на саміті RISC V China Summit 2026 Lanxin оголосила про супернод інтегрованих обчислень — перехід від окремих чипів і серверів до кластерної ШІ інфраструктури.[1][2]
19 жовтня на саміті RISC V China Summit 2026 Lanxin оголосила про супернод інтегрованих обчислень — перехід від окремих чипів і серверів до кластерної ШІ інфраструктури.[1][2] За даними компанії, LX500 має 48 ядер RISC V і ШІ рушії з продуктивністю 75 TOPS для INT8.
19 жовтня на саміті RISC V China Summit 2026 Lanxin оголосила про супернод інтегрованих обчислень — перехід від окремих чипів і серверів до кластерної ШІ інфраструктури.[1][2] За даними компанії, LX500 має 48 ядер RISC V і ШІ рушії з продуктивністю 75 TOPS для INT8.
ОпублікувавВідредаговано за допомогою GPT-6 LunaЗображення створено за допомогою GPT Image 2
Research answer

Create a landscape editorial hero image for this Studio Global article: What did Shenzhen-based Lanxin Computing announce at the 2026 RISC-V China Summit about its converged-computing supernode and CTO Jia Xinxia. Article summary: Lanxin Computing announced its “converged-computing supernode” at the 2026 RISC-V China Summit on October 19, extending its LX500-based platform from individual chips and servers toward cluster-level AI infrastructure.[5. Topic tags: general, general web, user generated, documentation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks,
Lanxin Computing представила супернод інтегрованих обчислень на саміті RISC-V China Summit 19 жовтня 2026 року. Компанія розширює платформу на базі LX500: від чипа й сервера — до кластерної інфраструктури для ШІ.1
2
На саміті технічна директорка Lanxin Цзя Сінься виступила з доповіддю «LX500: новий шлях для ШІ-інференсу». Вона розповіла про поєднання RISC-V та ШІ-обчислень і про просування цієї розробки до готових продуктів.1
2
Ідея Lanxin — розмістити обчислення загального призначення та ШІ-обчислення на одному чипі, а також надати їм спільну пам’ять. У традиційній системі з окремими CPU та ШІ-прискорювачем дані можуть переміщатися між різними просторами пам’яті через високошвидкісні з’єднання на кшталт PCIe. Спільна пам’ять покликана зменшити такі переміщення.2
Заявлені характеристики LX500:
Це оприлюднені характеристики продукту, а не результати незалежних тестів. Одне з джерел також вказує на CXL 2.0 і адресацію до 2 ТБ, однак матеріали саміту цих подробиць не підтверджують.6
Під час інференсу — обчислення відповіді вже навченим ШІ-моделем — дані можуть передаватися між процесором, пам’яттю та прискорювачем. Архітектура Lanxin має скоротити частину цього обміну завдяки інтеграції CPU та ШІ-обчислень на одному чипі й спільному доступу до пам’яті.2
За задумом компанії, це має допомогти в роботі з часом до першого токена, етапом попередньої обробки запиту (prefill) і довгим контекстом. Проте оприлюднені матеріали не містять кількісних результатів, які показували б, наскільки саме покращуються ці показники. Потенційну перевагу архітектури не варто сприймати як уже доведений приріст продуктивності.2
Анонс засвідчує, що Lanxin розширює напрям від окремого процесора та сервера до кластерної інфраструктури.1
2 Водночас доступні повідомлення не розкривають ані кількості чипів у суперноді, ані схеми з’єднання між ними. Без цих даних неможливо оцінити сукупну обчислювальну потужність, організацію пам’яті чи ефективність масштабування.
Раніше компанія повідомляла, що LX500 уперше запустили в лютому 2026 року, а в липні показали сервер Lenovo Wentian WR5219 G5 на його основі.1
6
14 Це дає уявлення про шлях продукту до серверного сегмента, але саме по собі не свідчить про роботу нового супернода під реальним навантаженням.
Анонс Lanxin показує один зі шляхів розвитку RISC-V — від процесорів до серверів і ШІ-інфраструктури. Та практична перевірка залежатиме не лише від характеристик чипа, а й від програмної екосистеми та того, як система працює в реальних розгортаннях. У галузевих матеріалах випробуванням для серверних платформ RISC-V називають їхнє впровадження у вимогливих середовищах телекомунікацій, фінансів і державного сектору.5
Поки що LX500 і супернод — помітна продуктова заява та архітектурний задум. Для повнішої оцінки потрібні розкриті параметри кластера, тести на реальних навантаженнях і дані про тривале використання системи.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
19 жовтня на саміті RISC V China Summit 2026 Lanxin оголосила про супернод інтегрованих обчислень — перехід від окремих чипів і серверів до кластерної ШІ інфраструктури.[1][2]
19 жовтня на саміті RISC V China Summit 2026 Lanxin оголосила про супернод інтегрованих обчислень — перехід від окремих чипів і серверів до кластерної ШІ інфраструктури.[1][2] За даними компанії, LX500 має 48 ядер RISC V і ШІ рушії з продуктивністю 75 TOPS для INT8.