Nvidia Feynman: проривний ШІ-чіп на техпроцесі TSMC A16, з CoPoS-упаковкою та оптикою на кристалі
Платформа Nvidia Feynman для ШІ виходитиме на техпроцесі TSMC A16 (1,6 нм клас) з транзисторами GAA, 3D складанням SoIC, панельною упаковкою CoPoS і вбудованою оптикою (CPO). Масове виробництво Feynman заплановане на другу половину 2028 року, Nvidia прискорює ланцюжок постачання, щоб вкластися в термін.
ОпублікувавВідредаговано за допомогою DeepSeek-V4-FlashЗображення створено за допомогою GPT Image 1.5
Платформа Nvidia Feynman для ШІ виходитиме на техпроцесі TSMC A16 (1,6 нм клас) з транзисторами GAA, 3D складанням SoIC, панельною упаковкою CoPoS і вбудованою оптикою (CPO).
Масове виробництво Feynman заплановане на другу половину 2028 року, Nvidia прискорює ланцюжок постачання, щоб вкластися в термін.
TSMC розширює потужності для SoIC (до 65 000 пластин на місяць до 2028 року) і CoWoS (до 220 000–225 000 пластин до кінця 2028 року), будуючи нові заводи AP7 (Цзяї) та AP8 (Тайнань).
Nvidia вже запустила масове виробництво комутаторів Spectrum X Ethernet Photonics з вбудованою оптикою — це тестова платформа для технологій, що використовуватимуться у Feynman.
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
AI Prompt
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
Платформа Nvidia Feynman — це наступне покоління ШІ-прискорювачів, яке поєднує найпередовіший техпроцес TSMC, новітню панельну упаковку та нативну оптичну взаємодію. Ось усе, що відомо про цю платформу, виробничу екосистему та її вплив на ланцюжок постачання ШІ.
Архітектура Feynman і цілі продуктивності
Nvidia націлилася на масове виробництво Feynman у другій половині 2028 року, прискорюючи ланцюжок постачання, щоб вкластися в цей термін . На GTC 2026 компанія вперше детально розповіла про архітектуру .
Чіп будуватиметься на техпроцесі TSMC A16 (1,6-нм клас), який використовує транзистори з кільцевим затвором (GAA) та живлення з тильної сторони пластини. TSMC планує масове виробництво A16 у другій половині 2026 року, а Nvidia, ймовірно, стане першим клієнтом .
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "Nvidia Feynman: проривний ШІ-чіп на техпроцесі TSMC A16, з CoPoS-упаковкою та оптикою на кристалі"?
Платформа Nvidia Feynman для ШІ виходитиме на техпроцесі TSMC A16 (1,6 нм клас) з транзисторами GAA, 3D складанням SoIC, панельною упаковкою CoPoS і вбудованою оптикою (CPO).
What are the key points to validate first?
Платформа Nvidia Feynman для ШІ виходитиме на техпроцесі TSMC A16 (1,6 нм клас) з транзисторами GAA, 3D складанням SoIC, панельною упаковкою CoPoS і вбудованою оптикою (CPO). Масове виробництво Feynman заплановане на другу половину 2028 року, Nvidia прискорює ланцюжок постачання, щоб вкластися в термін.
What should I do next in practice?
TSMC розширює потужності для SoIC (до 65 000 пластин на місяць до 2028 року) і CoWoS (до 220 000–225 000 пластин до кінця 2028 року), будуючи нові заводи AP7 (Цзяї) та AP8 (Тайнань).
Nvidia Feynman: проривний ШІ-чіп на техпроцесі TSMC A16, з CoPoS-упаковкою та оптикою на кристалі
Платформа Nvidia Feynman для ШІ виходитиме на техпроцесі TSMC A16 (1,6 нм клас) з транзисторами GAA, 3D складанням SoIC, панельною упаковкою CoPoS і вбудованою оптикою (CPO). Масове виробництво Feynman заплановане на другу половину 2028 року, Nvidia прискорює ланцюжок постачання, щоб вкластися в термін.
ОпублікувавВідредаговано за допомогою DeepSeek-V4-FlashЗображення створено за допомогою GPT Image 1.5
Платформа Nvidia Feynman для ШІ виходитиме на техпроцесі TSMC A16 (1,6 нм клас) з транзисторами GAA, 3D складанням SoIC, панельною упаковкою CoPoS і вбудованою оптикою (CPO).
Масове виробництво Feynman заплановане на другу половину 2028 року, Nvidia прискорює ланцюжок постачання, щоб вкластися в термін.
TSMC розширює потужності для SoIC (до 65 000 пластин на місяць до 2028 року) і CoWoS (до 220 000–225 000 пластин до кінця 2028 року), будуючи нові заводи AP7 (Цзяї) та AP8 (Тайнань).
Nvidia вже запустила масове виробництво комутаторів Spectrum X Ethernet Photonics з вбудованою оптикою — це тестова платформа для технологій, що використовуватимуться у Feynman.
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
AI Prompt
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
Платформа Nvidia Feynman — це наступне покоління ШІ-прискорювачів, яке поєднує найпередовіший техпроцес TSMC, новітню панельну упаковку та нативну оптичну взаємодію. Ось усе, що відомо про цю платформу, виробничу екосистему та її вплив на ланцюжок постачання ШІ.
Архітектура Feynman і цілі продуктивності
Nvidia націлилася на масове виробництво Feynman у другій половині 2028 року, прискорюючи ланцюжок постачання, щоб вкластися в цей термін . На GTC 2026 компанія вперше детально розповіла про архітектуру .
Чіп будуватиметься на техпроцесі TSMC A16 (1,6-нм клас), який використовує транзистори з кільцевим затвором (GAA) та живлення з тильної сторони пластини. TSMC планує масове виробництво A16 у другій половині 2026 року, а Nvidia, ймовірно, стане першим клієнтом .
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "Nvidia Feynman: проривний ШІ-чіп на техпроцесі TSMC A16, з CoPoS-упаковкою та оптикою на кристалі"?
Платформа Nvidia Feynman для ШІ виходитиме на техпроцесі TSMC A16 (1,6 нм клас) з транзисторами GAA, 3D складанням SoIC, панельною упаковкою CoPoS і вбудованою оптикою (CPO).
What are the key points to validate first?
Платформа Nvidia Feynman для ШІ виходитиме на техпроцесі TSMC A16 (1,6 нм клас) з транзисторами GAA, 3D складанням SoIC, панельною упаковкою CoPoS і вбудованою оптикою (CPO). Масове виробництво Feynman заплановане на другу половину 2028 року, Nvidia прискорює ланцюжок постачання, щоб вкластися в термін.
What should I do next in practice?
TSMC розширює потужності для SoIC (до 65 000 пластин на місяць до 2028 року) і CoWoS (до 220 000–225 000 пластин до кінця 2028 року), будуючи нові заводи AP7 (Цзяї) та AP8 (Тайнань).
За продуктивністю Feynman має забезпечити 10-кратне зниження вартості токена та 5-кратне пришвидшення інференції порівняно з попередніми поколіннями .
Передова упаковка: SoIC, CoPoS та CPO
Feynman поєднає три передові технології упаковки одночасно:
SoIC (System-on-Integrated-Chips) — технологія гібридного з'єднання TSMC для 3D-складання чіплетів і пам'яті. Це ключовий елемент для високопропускної архітектури Feynman .
CoPoS (Chip-on-Panel-on-Substrate) — упаковка нового покоління, яка замінює круглі пластини на великі прямокутні панелі. Вона призначена для надвеликих корпусів, що перевищують 9,5× розмір ретикла. Аналітик Мін-Чі Куо стверджує, що CoPoS вийде на масове виробництво у 2П 2028 року, а Feynman стане першим клієнтом .
Вбудована оптика (CPO) — GPU Feynman проєктуються з інтеграцією кремнієвої фотоніки безпосередньо на корпус чіпа, що означає перехід від мідних з'єднань до нативного оптичного інтерконекту .
Нарощування потужностей TSMC: SoIC, CoWoS і нові заводи
Для підтримки Feynman та інших клієнтів з великими обсягами TSMC агресивно розширює свої пакувальні потужності:
Потужності SoIC: За галузевими прогнозами, обсяг SoIC може сягнути приблизно 65 000 пластин на місяць до 2028 року відповідно до масового впровадження в ШІ-прискорювачах . Інші оцінки прогнозують 14 000 пластин на місяць до кінця 2026 року та 28 000 до кінця 2027 року .
Потужності CoWoS: TSMC підвищує цільові показники CoWoS до 115 000–140 000 пластин на місяць до кінця 2026 року та приблизно 170 000–190 000 пластин на місяць до 2027 року. Перевірки JPMorgan прогнозують CoWoS на рівні 220 000–225 000 пластин на місяць до кінця 2028 року . Потужності CoWoS TSMC зростали на 80% CAGR між 2022 і 2027 роками .
Нові заводи: Заводи передової упаковки TSMC AP7 у Цзяї та AP8 у Тайнані випереджають графік, будівництво прискорюється . Два заводи з першої фази одного з цих парків уже вийшли на масове виробництво станом на червень 2026 року . AP7 описується як найбільший кампус передової упаковки TSMC із кількома фазами для підтримки SoIC та CoPoS . AP8 зосередиться на CoWoS і, як очікується, матиме щомісячну потужність понад 40 000 пластин .
Комутатори Nvidia Spectrum-X Ethernet Photonics CPO: уже у виробництві
Хоча Feynman ще за два роки, технологія вбудованої оптики Nvidia вже вийшла на масове виробництво у вигляді комутаторів Spectrum-X Ethernet Photonics:
Травень 2026: Nvidia оголосила платформу Vera Rubin і представила Spectrum-X Ethernet Photonics як "у виробництві" .
Червень 2026: Nvidia підтвердила повне масове виробництво комутаторів на базі Spectrum-6 з вбудованою оптикою .
Липень 2026: TrendForce повідомила, що Nvidia почала масові відвантаження Spectrum-X CPO окремим партнерам .
14 серпня 2026: Nvidia офіційно оголосила про повне масове виробництво Spectrum-X Ethernet Photonics, назвавши це "першою у світі 200G/канал CPO-системою Ethernet-комутаторів у виробництві", створеною разом з Hon Hai, Lumentum, SPIL, TFC та TSMC .
Заявлені характеристики комутаторів: у 4 рази менше лазерів, у 5 разів менше енергоспоживання, у 10 разів кращий середній час між відмовами та до 70% економії енергії порівняно з традиційними змінними оптичними модулями .
Вплив на ланцюжок постачання ШІ
Дорожня карта Nvidia дедалі більше диктує цикл капітальних витрат TSMC за кількома напрямками:
Прив'язка до техпроцесу: Nvidia — головний клієнт найпередовіших техпроцесів TSMC: Blackwell на 4 нм, Rubin на 3 нм, Feynman на A16 (1,6 нм). Кожне нове покоління Nvidia підтягує наступний техпроцес .
Упаковка як вузьке місце: Оскільки Feynman потребує SoIC, CoPoS та CPO одночасно, планування потужностей TSMC для передової упаковки дедалі більше визначається ритмом випуску продуктів Nvidia, а не загальним попитом фаундрі .
Переломний момент CPO зараз: Нарощування виробництва Spectrum-X CPO у 2026–2027 роках слугує реальним виробничим тестом для платформи кремнієвої фотоніки TSMC COUPE — тієї самої технології, на яку Feynman покладатиметься у великих масштабах .
Прискорення будівництва: TSMC прискорює будівництво AP7 (Цзяї) та AP8 (Тайнань) спеціально під графік Nvidia на 2028 рік .
Інвестиційний цикл стискається: Багаторічне розширення виробництва N2/A16 (близько 90 000 WSPM до кінця 2026 року зі зростанням 70% рік до року) дедалі більше синхронізується з дворічним циклом GPU-архітектур Nvidia .
Ключова невизначеність: Деякі повідомлення згадують, що Feynman може також використовувати передову упаковку Intel або скляні підкладки, що ускладнило б ексклюзивні відносини Nvidia-TSMC. Це залишається непідтвердженим первинними джерелами .
За продуктивністю Feynman має забезпечити 10-кратне зниження вартості токена та 5-кратне пришвидшення інференції порівняно з попередніми поколіннями .
Передова упаковка: SoIC, CoPoS та CPO
Feynman поєднає три передові технології упаковки одночасно:
SoIC (System-on-Integrated-Chips) — технологія гібридного з'єднання TSMC для 3D-складання чіплетів і пам'яті. Це ключовий елемент для високопропускної архітектури Feynman .
CoPoS (Chip-on-Panel-on-Substrate) — упаковка нового покоління, яка замінює круглі пластини на великі прямокутні панелі. Вона призначена для надвеликих корпусів, що перевищують 9,5× розмір ретикла. Аналітик Мін-Чі Куо стверджує, що CoPoS вийде на масове виробництво у 2П 2028 року, а Feynman стане першим клієнтом .
Вбудована оптика (CPO) — GPU Feynman проєктуються з інтеграцією кремнієвої фотоніки безпосередньо на корпус чіпа, що означає перехід від мідних з'єднань до нативного оптичного інтерконекту .
Нарощування потужностей TSMC: SoIC, CoWoS і нові заводи
Для підтримки Feynman та інших клієнтів з великими обсягами TSMC агресивно розширює свої пакувальні потужності:
Потужності SoIC: За галузевими прогнозами, обсяг SoIC може сягнути приблизно 65 000 пластин на місяць до 2028 року відповідно до масового впровадження в ШІ-прискорювачах . Інші оцінки прогнозують 14 000 пластин на місяць до кінця 2026 року та 28 000 до кінця 2027 року .
Потужності CoWoS: TSMC підвищує цільові показники CoWoS до 115 000–140 000 пластин на місяць до кінця 2026 року та приблизно 170 000–190 000 пластин на місяць до 2027 року. Перевірки JPMorgan прогнозують CoWoS на рівні 220 000–225 000 пластин на місяць до кінця 2028 року . Потужності CoWoS TSMC зростали на 80% CAGR між 2022 і 2027 роками .
Нові заводи: Заводи передової упаковки TSMC AP7 у Цзяї та AP8 у Тайнані випереджають графік, будівництво прискорюється . Два заводи з першої фази одного з цих парків уже вийшли на масове виробництво станом на червень 2026 року . AP7 описується як найбільший кампус передової упаковки TSMC із кількома фазами для підтримки SoIC та CoPoS . AP8 зосередиться на CoWoS і, як очікується, матиме щомісячну потужність понад 40 000 пластин .
Комутатори Nvidia Spectrum-X Ethernet Photonics CPO: уже у виробництві
Хоча Feynman ще за два роки, технологія вбудованої оптики Nvidia вже вийшла на масове виробництво у вигляді комутаторів Spectrum-X Ethernet Photonics:
Травень 2026: Nvidia оголосила платформу Vera Rubin і представила Spectrum-X Ethernet Photonics як "у виробництві" .
Червень 2026: Nvidia підтвердила повне масове виробництво комутаторів на базі Spectrum-6 з вбудованою оптикою .
Липень 2026: TrendForce повідомила, що Nvidia почала масові відвантаження Spectrum-X CPO окремим партнерам .
14 серпня 2026: Nvidia офіційно оголосила про повне масове виробництво Spectrum-X Ethernet Photonics, назвавши це "першою у світі 200G/канал CPO-системою Ethernet-комутаторів у виробництві", створеною разом з Hon Hai, Lumentum, SPIL, TFC та TSMC .
Заявлені характеристики комутаторів: у 4 рази менше лазерів, у 5 разів менше енергоспоживання, у 10 разів кращий середній час між відмовами та до 70% економії енергії порівняно з традиційними змінними оптичними модулями .
Вплив на ланцюжок постачання ШІ
Дорожня карта Nvidia дедалі більше диктує цикл капітальних витрат TSMC за кількома напрямками:
Прив'язка до техпроцесу: Nvidia — головний клієнт найпередовіших техпроцесів TSMC: Blackwell на 4 нм, Rubin на 3 нм, Feynman на A16 (1,6 нм). Кожне нове покоління Nvidia підтягує наступний техпроцес .
Упаковка як вузьке місце: Оскільки Feynman потребує SoIC, CoPoS та CPO одночасно, планування потужностей TSMC для передової упаковки дедалі більше визначається ритмом випуску продуктів Nvidia, а не загальним попитом фаундрі .
Переломний момент CPO зараз: Нарощування виробництва Spectrum-X CPO у 2026–2027 роках слугує реальним виробничим тестом для платформи кремнієвої фотоніки TSMC COUPE — тієї самої технології, на яку Feynman покладатиметься у великих масштабах .
Прискорення будівництва: TSMC прискорює будівництво AP7 (Цзяї) та AP8 (Тайнань) спеціально під графік Nvidia на 2028 рік .
Інвестиційний цикл стискається: Багаторічне розширення виробництва N2/A16 (близько 90 000 WSPM до кінця 2026 року зі зростанням 70% рік до року) дедалі більше синхронізується з дворічним циклом GPU-архітектур Nvidia .
Ключова невизначеність: Деякі повідомлення згадують, що Feynman може також використовувати передову упаковку Intel або скляні підкладки, що ускладнило б ексклюзивні відносини Nvidia-TSMC. Це залишається непідтвердженим первинними джерелами .
