Сімейство EPYC 9006 "Venice" — це перший у світі x86-серверний процесор, який вийшов у масове виробництво на 2-нм техпроцесі TSMC . Він побудований на двох архітектурах: Zen 6 (стандартні високочастотні ядра) та Zen 6c (компактні ядра, оптимізовані для високої щільності) . Флагманська модель містить приблизно 203 мільярди транзисторів: обчислювальні кристали (chiplet) виконано за технологією 2 нм, а I/O-кристал — за технологією 6 нм .
Флагманський SKU — EPYC 9006 SP7. Його основні характеристики демонструють значний стрибок між поколіннями:
| Характеристика | Значення |
|---|---|
| Макс. ядер / потоків | 256 ядер Zen 6c / 512 потоків, або 96 повнорозмірних ядер Zen 6 з частотою до 5,0 ГГц |
| Макс. кеш L3 (стандартний) | До 512 МБ |
| Макс. кеш L3 (Venice-X) | До 1152 МБ завдяки 3D V-Cache |
| Пропускна здатність пам'яті | До 1,6 ТБ/с через 16 каналів пам'яті |
| Типи пам'яті | DDR5-8000 та Gen2 MRDIMM-12800 (12 800 МТ/с) |
| PCIe | Перший серверний процесор із PCIe Gen 6 (64 GT/s) та CXL 3.1 |
| TDP | До 600 Вт |
AMD детально описала чотири окремі підродини в лінійці Venice. Кожна з них орієнтована на певний сегмент навантажень і має власний графік доступності :
| Варіант | Сокет | Макс. ядер (Zen 6c) | Пам'ять / Введення-виведення | Цільове навантаження | Доступність |
|---|---|---|---|---|---|
| EPYC 9006 SP7 | SP7 | До 256 Zen 6c / 96 Zen 6 | 16-канальна DDR5-8000 / MRDIMM-12800, PCIe Gen 6 | Високощільне виконання ШІ-агентів, HPC | Q4 2026 |
| EPYC 9006 SP8 | SP8 | Від 8 до ~192 Zen 6c | 8-канальна DDR5, 128 ліній PCIe Gen 6 | Масові корпоративні сервери | H1 2027 |
| EPYC 9006X SP7 (Venice-X) | SP7 | До 96 ядер + 3D V-Cache | 16-канальна MRDIMM-12800 / DDR5-8000; до 1152 МБ кешу L3 | HPC, попередня обробка ШІ, чутливі до кешу навантаження | H2 2027 |
| EPYC 9006 LP / Verano | SP7 (низьке енергоспоживання) | До 72 Zen 6c | DDR5 / LPDDR5X зі зниженим енергоспоживанням | Вузли-хости для ШІ, стійки з обмеженим енергоспоживанням | H2 2027 |
Примітка щодо назв: Варіант із низьким енергоспоживанням офіційно називається EPYC 9006 LP. Деякі медіа використовують "Verano" як його кодову назву . "Venice-X" — офіційна назва моделі з 3D V-Cache (EPYC 9006X SP7) .
AMD зробила кілька сміливих заяв під час виступу, позиціонуючи Venice як пряму відповідь на спроби Nvidia створити власний процесор для дата-центрів :
Ці показники є власними результатами тестування AMD, представленими на виступі . Незалежна перевірка очікується після появи зразків у широкому доступі.
Процесори Venice є ключовим компонентом системи Helios — власної платформи AMD для штучного інтелекту на рівні стійки, яка також була представлена на заході . Helios — це перша повністю інтегрована платформа AMD такого рівня, створена для конкуренції з системами Nvidia.
Склад стійки Helios згідно з офіційними специфікаціями :
Статус доставки та замовники: