Ці цифри є прямим відображенням того, що глобальна гонка підприємств за розбудовою AI-інфраструктури залишається потужним і стійким драйвером зростання для найбільшого у світі контрактного виробника чипів .
Під час щорічних зборів акціонерів у Сіньчжу 4 червня 2026 року голова правління та CEO компанії Сі-Сі Вей (C.C. Wei) зробив тверезий прогноз на тлі блискучих фінансових результатів. Він попередив, що глобальна пропозиція чипів TSMC не зможе задовольнити AI-попит «протягом дуже довгого часу», а фундаментальним вузьким місцем є саме виробничі потужності, а не просто обсяги замовлень .
«Ми працюємо дуже напружено, але попит високий, і ми можемо виробити лише стільки», — заявив Вей акціонерам, підтвердивши, що потужності на передових технологічних вузлах фактично розпродані на роки вперед, а попит приблизно на 25-30% перевищує те, що TSMC здатна виробити зараз . Очікується, що цей структурний дефіцит зберігатиметься, навіть попри запуск нових виробничих ліній у США в найближчі роки
.
Вей провів чітку межу між підходом TSMC та агресивними ціновими стрибками, що спостерігаються в індустрії чипів пам'яті. Він прямо виключив можливість запровадження подібних різких і волатильних підвищень, назвавши це рішення відданістю довгостроковим відносинам із клієнтами .
«Це несталий підхід. Ми зосереджені на побудові довіри на довгострокову перспективу», — сказав Вей, відмежовуючи бізнес-модель TSMC від спотового ринкового ціноутворення .
Однак це не означає, що ціни залишаться незмінними. Коли його прямо запитали, чи хотів би він підняти ціни, Вей відповів: «Я б хотів це зробити… нам все ще потрібно заробляти гроші», — натякаючи, що поступове коригування цін цілком реальне . Повідомляється, що TSMC планує підвищення цін на 5–10% на свої передові технологічні процеси у 2026 році, мотивуючи це інфляційним тиском на матеріали, обладнання та виробничі витрати
.
Головний висновок: ціни TSMC зростатимуть стабільно й передбачувано, а не стрибкоподібно, що є критично важливим сигналом для всього ланцюга постачання електроніки.
Поза межами негайної кризи потужностей, TSMC готує фундаментальний зсув у тому, як збираються найпотужніші AI-чипи. Її технологія передової упаковки наступного покоління під назвою CoPoS (Chip-on-Panel-on-Substrate) — тобто «чип на панелі на підкладці» — прискореними темпами рухається до масового виробництва у другій половині 2028 року, за даними відомого аналітика Мін-Чі Куо та численних галузевих звітів .
CoPoS — це рішення для панельної упаковки рівня пластини (FOPLP), яке є радикальним відходом від традиційної круглої 300-міліметрової кремнієвої пластини, що була галузевим стандартом десятиліттями. Замість неї для складання чипів використовуються великі прямокутні панелі — зазвичай розміром 310 мм × 310 мм на поточному етапі .
Технічна архітектура передбачає скляну серцевину підкладки з шарами нарощування ABF (Ajinomoto Build-up Film, ізоляційна плівка для напівпровідникових підкладок) з обох боків. Самі чипи розташовані на поверхні цих шарів, а міжз'єднання забезпечуються шаром перерозподілу (RDL) з боку чипа та шарами ABF . Така конструкція дозволяє створювати величезні складні корпуси, фізично неможливі за поточної технології CoWoS (Chip on Wafer on Substrate).
Перехід від круглих пластин до квадратних панелей вирішує критичне вузьке місце виробництва для наступного покоління AI-прискорювачів. 300-мм кругла пластина має коефіцієнт використання площі приблизно 57%. Квадратна панель 310 мм × 310 мм підвищує цей показник до понад 87%, забезпечуючи більш ніж у п'ять разів більше корисної площі .
Це має колосальний вплив на вихід продукції. Для великого чипа, такого як GPU класу Nvidia B200, стандартна підкладка CoWoS може дати близько 4 одиниць. Така сама площа на панелі CoPoS здатна продукувати від 9 до 16 одиниць, різко покращуючи економіку виробництва .
CoPoS спеціально розроблений для надвеликих корпусів, що перевищують 9,5 стандартного розміру фотошаблона (reticle) — гетерогенних систем, настільки великих, що їх просто неможливо створити за допомогою сучасних інструментів . Це саме ті чипи, які будуть потрібні для AI-моделей наступного десятиліття.
Численні звіти, зокрема від аналітика Мін-Чі Куо, вказують на те, що наступне покоління архітектури AI GPU від Nvidia — Feynman — ймовірно, стане дебютним продуктом для CoPoS . Хоча ранні чутки коротко згадували наступні чипи Intel, поточний консенсус твердо визначає Nvidia як головного замовника
.
Очікується, що Nvidia поєднає архітектуру Feynman із передовим технологічним вузлом TSMC A16 (виробництво якого планується розпочати в другій половині 2026 року) для запуску чипа, націленого на 2028 рік . Забезпечивши собі ранній доступ як до процесу A16, так і до нової упаковки CoPoS, Nvidia зводить багаторічний конкурентний рів на ринку AI-обладнання
.
Графік розробки вже запущено, з паралельними зусиллями на Тайвані та в Сполучених Штатах:
CoPoS — це не просто захід зі зниження витрат; це оборонна та наступальна стратегічна зброя. Вона подовжує та зміцнює домінуюче лідерство TSMC у сфері передової упаковки, причому аналітик Куо оцінює, що ця конкурентна перевага залишатиметься очевидною приблизно до 2032 року . Для AI-індустрії вона відкриє новий клас фізично більших, потужніших прискорювачів за межами поточних технологічних обмежень, підтримуючи дію закону Мура в еру масивних моделей штучного інтелекту.
Comments
0 comments