Як Raptor від d-Matrix стане частиною стоєчної ШІ-інфраструктури Nvidia

d-Matrix домовилася з Nvidia про інтеграцію NVLink Fusion — і головний сенс цієї угоди не в появі ще однієї карти-прискорювача. Її майбутній процесор для інференсу Raptor планують зробити повноцінним компонентом стоєчної ШІ-інфраструктури Nvidia: з її міжз’єднанням, мережею та еталонною архітектурою систем. 310

Для клієнтів це означає потенційно гетерогенну систему: d-Matrix постачає спеціалізований XPU для інференсу, а Nvidia — значну частину інфраструктурного оточення, потрібного для роботи на рівні цілої стійки.

Що змінює NVLink Fusion

NVLink Fusion — платформа Nvidia для підключення партнерських чипів до її ШІ-інфраструктури. У випадку d-Matrix Raptor має працювати з масштабуванням усередині системи через NVLink, із масштабуванням між системами через Spectrum-X, а також із модульною стоєчною архітектурою MGX. Nvidia стверджує, що це дає виробникам власних чипів швидший і менш ризикований шлях до великомасштабного розгортання: не потрібно самостійно збирати та перевіряти всі шари системи. 3

Практична відмінність тут істотна. Замість окремого прискорювача, підключеного звичайним серверним шляхом розширення, Raptor планують включити до еталонного дизайну стійки MGX — із високошвидкісною спільною фабрикою з’єднань та визначеним набором інфраструктурних компонентів. 310

Які компоненти Nvidia увійдуть до системи

Заявлений дизайн на базі Raptor передбачає такі складові платформи Nvidia:

• Vera CPU — хостові процесори у стійці;
• комутатори NVLink — для мережі масштабування всередині системи;
• DPU BlueField-4 — для обробки даних та інфраструктурних задач;
• SuperNIC ConnectX-9 — для високопродуктивного мережевого введення-виведення;
• Spectrum-X Ethernet — для масштабування мережі за межі стійки. 10

d-Matrix також співпрацює з Astera Labs над спеціалізованими рішеннями для підключення, які мають забезпечити інтенсивний і безперервний потік даних усією системою. 10

Такий розподіл ролей є ключовим: d-Matrix відповідає за XPU для інференсу, тоді як Nvidia надає еталонну архітектуру, масштабувальне з’єднання, мережеві компоненти та ширшу екосистему ШІ-інфраструктури. 310

Чому ставка робиться на низьку затримку інференсу

Raptor позиціонують для задач інференсу, у яких критична затримка генерації токенів. Для мовних моделей етап відповіді генерується послідовно, токен за токеном, і система багаторазово звертається до ваг моделі. Тому спеціалізований прискорювач із акцентом на пам’ять може бути корисним саме для таких навантажень, а платформа Nvidia має забезпечити комунікації та розгортання в масштабі стійки.

Це не означає, що Raptor має замінити GPU Nvidia в усіх ШІ-завданнях. Ідеться радше про шлях до гетерогенних систем, де спеціалізовані чипи для інференсу співіснують з інфраструктурою Nvidia. Стратегія NVLink Fusion прямо орієнтована на напівкастомну ШІ-інфраструктуру, у якій партнерський кремній поєднується зі стоєчними системами та мережами Nvidia. 26

Що обіцяє стійка з 144 XPU

d-Matrix повідомила, що розраховує запропонувати системи з максимум 144 прискорювачами Raptor, з’єднаними єдиною мережею NVLink із повнозв’язною топологією. Цільові характеристики на рівні стійки — 2,3 ТБ 3D-стекованої DRAM і 7,2 ПБ/с сукупної пропускної здатності пам’яті. За заявою компанії, це має дати змогу працювати з моделями понад чотири трильйони параметрів у 4-бітній точності. 24

Ці цифри слід сприймати як заявлені цілі майбутнього продукту. У публічних описах є розбіжності щодо пам’яті та пропускної здатності одного прискорювача, тому остаточну конфігурацію й фактичну місткість для моделей можна буде оцінити ближче до запуску. На реальний розмір моделі, яку можна розгорнути, також впливають службові дані моделі, формат квантування, пам’ять середовища виконання та системне ПЗ.

Терміни: tape-out у 2026-му, системи у 2027-му

Raptor описують як розробку з обчислювальним кристалом за 4-нм техпроцесом і спеціалізованою DRAM. d-Matrix очікує завершити tape-out — передання дизайну чипа у виробництво — до кінця 2026 року. Перші системи з інтеграцією в стійки прогнозують у IV кварталі 2027 року. 1014

Отже, це багаторічна співпраця за дорожньою картою продуктів, а не вже доступний спільний стоєчний продукт. 12

Навіщо Nvidia відкриває платформу для сторонніх прискорювачів

Доступ партнерських чипів до стоєчної платформи дозволяє Nvidia працювати з клієнтами, які хочуть спеціалізований кремній, але не прагнуть відмовлятися від її інфраструктурного стеку. Навіть якщо інференсний процесор постачає d-Matrix, у запропонованій системі можуть лишитися NVLink-фабрика Nvidia, CPU, комутатори, DPU, SuperNIC, Ethernet-мережа та архітектура MGX. 310

Це висновок із самої архітектури рішення, а не розкриті умови угоди чи модель розподілу доходів. Фінансові умови компанії не оприлюднили. 1

Місце d-Matrix в екосистемі NVLink Fusion

Nvidia представила NVLink Fusion як платформу для створення напівкастомної ШІ-інфраструктури разом із партнерами. До першого публічно названого переліку увійшли MediaTek, Marvell, Alchip Technologies, Astera Labs, Synopsys і Cadence. Nvidia також повідомляла, що через платформу процесори Fujitsu та Qualcomm можуть інтегруватися з GPU Nvidia. 26

d-Matrix розширює цей підхід на XPU, орієнтовані на інференс. Ширше значення новини — не лише в одному чипі: модель стійки стає модульнішою. У перспективі замовники зможуть поєднувати власний або спеціалізований обчислювальний кремній з інфраструктурою міжз’єднань і мереж Nvidia, а не обирати лише між повністю системою Nvidia та повністю відокремленою платформою.

Контекст d-Matrix

У листопаді 2024 року d-Matrix представила інференсний прискорювач Corsair. У листопаді 2025-го компанія заявила про залучення 275 млн доларів у раунді Series C за оцінки 2 млрд доларів; загальний обсяг залучених коштів тоді сягнув 450 млн доларів. Серед інвесторів був M12, венчурний фонд Microsoft. 2839

Партнерство навколо Raptor — це спроба d-Matrix перейти від моделі дискретного прискорювача для інференсу до розгортань на рівні стійки. Чи перетворяться заявлені переваги щодо затримки, місткості та пропускної здатності на реальні виробничі впровадження, залежатиме від фінального чипа, інтеграції ПЗ і незалежних практичних тестів після очікуваного виходу систем у 2027 році.