Daha da çarpıcı olanı yerel metal aralığı. SMIC N+3, 32,5 nm'lik bir minimum metal aralığına (M0) ulaştı; bu değer, Intel'in 18A süreciyle üretilen ve sevkiyatı yapılan Panther Lake işlemcilerinde bulunan 36 nm'lik aralıktan yaklaşık %10 daha sıkı . Ancak SemiAnalysis, bunun özenle seçilmiş bir metrik olduğunu ve genel süreç eşitliğini temsil etmediğini vurgulamakta gecikmedi .
Tüm bunlar, hiçbir EUV aracı kullanılmadan, tamamen agresif derin ultraviyole (DUV) çoklu desenleme ve tasarım-teknoloji eş-optimizasyonuna (DTCO) dayanarak başarıldı . Sonuç gerçek bir mühendislik başarısı olsa da, SemiAnalysis maliyetin altını çiziyor: aşırı süreç karmaşıklığı, düşük verim ve N+3'ün olgunluk veya maliyet açısından TSMC N6 ile boy ölçüşmesini engelleyen önemli masraflar .
Rapor, N+3'ü sürekli olarak SMIC'in üçüncü nesil 7nm sınıfı süreci olarak tanımlıyor ve gerçek bir 5nm düğümü olarak görmüyor . TechInsights'ın Aralık 2025'teki daha önceki bir analizi de benzer sonuçları doğrulayarak, N+3'ü yaklaşık 6nm sınıfı yoğunluğa yerleştirmiş ve TSMC ile Samsung'un gerçek 5nm düğümlerinin altında olduğunu belirtmişti .
SemiAnalysis'in kıyaslama analizi, Kirin 9030 Pro'yu mevcut amiral gemisi SoC'lerin kabaca üç yıl gerisinde konumlandırıyor - gerçi birçok durumda fark çok daha büyük görünüyor .
CPU
GPU
Verimlilik
Verimlilik farkı, ham performanstan bile daha geniş. SemiAnalysis çarpıcı bir karşılaştırmaya dikkat çekiyor: Apple'ın düşük güçlü verimlilik çekirdeği, yaklaşık 1W güç çekerken %20 daha yüksek tam sayı performansı sunuyor; Huawei'in ana çekirdeği ise aynı iş için 4,5W harcıyor. SemiAnalysis'e göre bunun temel nedeni tasarım kabiliyeti değil - Huawei'in çekirdek tasarımı geçen nesil endüstri liderlerine yakın - üretim açığı. Apple ve Qualcomm, TSMC N4 ve N3P'de çalışarak, SMIC'in yalnızca DUV ile üretilen N+3'ü ile elde edemeyeceği temel voltaj-frekans eğrisi avantajlarına sahipler .
SemiAnalysis, Huawei'in LogicFolding girişimini, EUV litografisinden mahrum bırakılmasına doğrudan stratejik bir yanıt olarak konumlandırıyor - geleneksel transistör küçültme yarışından, birincil ölçeklendirme vektörü olarak 3B yığınlamaya doğru bir kayış . Huawei, mimariyi 25 Mayıs 2026'da Şanghay'daki IEEE ISCAS 2026 konferansında kamuoyuna ayrıntılı olarak açıkladı .
Tau (τ) Ölçeklendirme Yasası
Huawei'den He Tingbo, Moore Yasası'na alternatif olarak Tau Ölçeklendirme Yasası'nı önerdi. Geometrik transistör ölçeklendirmesi yerine odak, dikey entegrasyon ve daha sıkı kalıplar arası ara bağlantılar yoluyla sinyal geçiş süresini azaltmaya kayıyor .
LogicFolding Mimarisi
LogicFolding, dijital, analog ve bellek devrelerini aktif katmanlar halinde dikey olarak istifleyerek, kalıplar arasındaki kritik yolları kısaltmak için gelişmiş hibrit bağlama kullanıyor . Huawei, bunun sabit bir üretim sürecinde %55 transistör yoğunluğu artışı ve %41 enerji verimliliği iyileştirmesi sağladığını iddia ediyor . Şirket, bu prensipleri kullanan 381 çipin son altı yılda seri üretiminin yapıldığını belirtiyor .
Yol haritası, 2031 yılına kadar 1,4 nm sınıfı seri üretimi ve bunu EUV olmadan başarmayı hedefliyor . 2026 sonbaharında gelmesi beklenen yeni Kirin 2026 SoC'nin, Intel 18A yoğunluğuna denk yaklaşık 238 MTr/mm² değerine ulaşması ve 3,1 GHz performans çekirdek frekansı sunması bekleniyor . Sonraki yıllar için sırasıyla 3,39 GHz (2027), 3,71 GHz (2028) ve 3,97 GHz (2029) hedefleri planlanıyor . SemiAnalysis ayrıca, Huawei'in 2026 çipi için hibrit bağlama aralığının halihazırda 1,5 µm olduğunu ve gelecek yıl 1 µm'ye düşeceğini, bunun da rakiplerinden 16-36 kat daha yoğun bir ara bağlantı anlamına geldiğini belirtti .
Uyarılar
SemiAnalysis, Huawei'in kendi teknik makalesinin, Ascend AI hızlandırıcı serisi için daha yoğun 3B LogicFolding'ın 2030 civarına kayabileceğini, yakın vadeli Ascend çiplerinin ise 2.5B paketleme ve çipletlerde kalacağını öne sürdüğüne işaret ediyor . Bu, bölünmüş bir zaman çizelgesi yaratıyor: tüketici Kirin SoC'leri LogicFolding mimarisini ilk test ederken, üst düzey AI çipleri birkaç yıl geriden geliyor . Analiz raporu, N+3'ün bireysel metriklerinin etkileyici olmasına rağmen, temel süreç açığının hala büyük olduğu ve LogicFolding'ı gerekli ama kanıtlanmamış uzun vadeli bir kumar haline getirdiği konusunda uyarıyor .