Huawei’nin AscendNPU IR projesi, yeni bir kullanıcı programlama dili olmaktan çok BiSheng derleyicisinin altında konumlanan açık kaynaklı bir derleyici temeli olarak tasarlanıyor. Huawei AscendNPU IR mimarı Hai Lijuan, 1 Ağustos 2026’da Pekin’in Zhongguancun bölgesinde düzenlenen dokuzuncu Meet AI Compiler teknik salonunda, MLIR tabanlı yapının Triton ve diğer operatör ekosistemlerini Ascend donanımına nasıl bağladığını anlattı. 37

Bu yaklaşımın pratik hedefi açık: geliştiricilerin her veri aktarımını, senkronizasyon noktasını, bellek yerleşimini ve donanım komutunu tek tek tanımlama ihtiyacını azaltmak. Derleyici ise tensör işlemlerini parçalara, yani tile’lara ayırarak bu iş yükünü donanımın bellek ve hesaplama kaynaklarına uyarlıyor.

AscendNPU IR nedir?

AscendNPU IR, Ascend’e yönelik operatörlerin derlenmesi için MLIR üzerine kurulu bir ara gösterim katmanı. MLIR, farklı soyutlama seviyelerindeki derleyici gösterimlerinin aynı çatı altında işlenmesini sağlayan açık kaynaklı bir derleyici altyapısıdır. AscendNPU IR bu yapı üzerinde, üst düzey operatör ifadeleri ile Ascend NPU’nun alt düzey talimatları arasında köprü kuruyor. 411

Sistem bir yandan donanım ayrıntılarını gizleyen yüksek seviyeli arayüzler sunuyor; diğer yandan deneyimli geliştiricilerin çip içi bellek adreslerini, işlem hattı senkronizasyonunu ve ping-pong bellek optimizasyonlarını daha ince düzeyde kontrol etmesine izin veriyor. 411

Triton ve TileLang gibi alan özgü diller AscendNPU IR’a indirgenebilir. PyTorch, TensorFlow ve MindSpore gibi çerçeveler ise Torch IR, Linalg/HFusion IR veya HIVM IR üzerinden bağlanabilir. Yüksek seviyeli yollar otomatik füzyon, bölme, tiling ve zamanlama sağlayabilirken HIVM, donanım kaynaklarına daha doğrudan erişim sunuyor. 522

Basitleştirilmiş derleme akışı şöyle görünüyor:

Triton, TileLang veya çerçeve IR’ı
                ↓
       MLIR tabanlı AscendNPU IR
                ↓
        HFusion → HIVM dönüşümü
                ↓
       Ascend talimatları ve ikili dosya

Belgelenen akışta bishengir-compile, MLIR girdisini cihaz tarafında çalıştırılabilir bir nesneye dönüştürüyor. Üretilen ikili dosya daha sonra CANN çalışma zamanı arayüzleriyle kaydedilip Ascend NPU üzerinde çalıştırılabiliyor. 6

Tile düzeyindeki soyutlama neden önemli?

Tile, tensör verisinin ve hesaplamanın yönetilebilir bir bloğudur. Her ön ucun veri transferlerini, bellek katmanlarını, senkronizasyonu ve donanım talimatlarını ayrı ayrı tarif etmesi yerine AscendNPU IR, bu işlemler için ortak bir tile merkezli gösterim kullanıyor.

Bu yapı iki ihtiyacı dengelemeyi amaçlıyor:

• Taşınabilirlik: Triton, TileLang veya bir yapay zekâ çerçevesi aynı derleyici temeline bağlanabiliyor.
• İnce ayar: Performans kritik olduğunda geliştirici, tensörlerin GM, UB, L1 ve L0 gibi bellek seviyelerindeki konumlarını ve Vector, Cube ile veri taşıma kaynaklarının kullanımını daha ayrıntılı biçimde kontrol edebiliyor. 522

Resmî mimari dokümanları, bu katmanları Ascend talimatlarını, çekirdek içi kaynakları, çekirdekler arası kaynakları ve sistem çipi kaynaklarını aşamalı olarak modelleyen ayrıştırılmış soyutlamalar olarak tanımlıyor. 11

HFusion ve HIVM görevleri nasıl paylaşıyor?

HFusion: üst düzey füzyon ve zamanlama

HFusion, iki ana katmanın donanımdan görece bağımsız olan bölümü. Tensör işlemlerini daha yüksek bir soyutlama seviyesinde temsil ediyor ve füzyon, bufferization, tiling, bölme ve zamanlama gibi dönüşümleri yürütüyor. 1122

Örneğin birbirini izleyen birden fazla işlem, gereksiz ara bellek erişimlerini azaltmak amacıyla tek bir hesaplama akışında birleştirilebiliyor. Daha sonra büyük hesaplama, hedef donanımın yürütme modeline uygun tile’lara ayrılıyor.

HIVM: donanım farkındalığı yüksek alt katman

HIVM, tile ifadelerini Ascend’in hesaplama birimleri, bellek hiyerarşisi ve işlem hattı davranışıyla eşleyen donanım odaklı katman. Başlıca görevleri şunlar:

• matris işlemlerini Cube çekirdeklerine, vektör işlemlerini Vector çekirdeklerine eşlemek;
• bu birimler arasındaki iletişim ve senkronizasyonu eklemek veya yönetmek;
• ara çalışma alanı belleğini düzenlemek;
• mantıksal tensörleri çip içindeki fiziksel belleklere yerleştirmek;
• fraktal matris temsilleri gibi Cube odaklı veri yerleşimlerini yönetmek;
• vektörleştirme, tensorization, işlem hattı oluşturma ve talimat düzeyinde dönüşümler uygulamak. 214

Bu ayrım, derleyicinin aynı hesaplamaya iki farklı mesafeden bakmasını sağlıyor. HFusion genel tensör yapısını ve füzyon fırsatlarını değerlendirirken HIVM, ortaya çıkan tile’ların hangi bellek ve yürütme kaynaklarına ne zaman ihtiyaç duyduğunu belirliyor.

Ascend 950 ile hangi noktalar değişiyor?

HFusion/HIVM ayrımı Ascend 950’de de korunuyor; ancak HIVM’nin kapsaması gereken yürütme modelleri genişliyor. Yeni malzemeler, daha önceki bellek tabanlı SIMD akışına ek olarak kayıt tabanlı SIMD ve SIMT desteğini öne çıkarıyor. 2

Kayıt tabanlı SIMD

Bu modelde veriler çip içi bellekten kayıtlara alınıyor, işlemler kayıtlar üzerinde gerçekleştiriliyor ve sonuçlar yeniden belleğe yazılıyor. Uygun hesaplamalarda ara değerlerin kayıtlar üzerinde tutulması, tekrarlanan okuma ve yazma işlemlerini azaltabiliyor. 2

Düzensiz işlemler için SIMT

SIMT, erişim düzeninin daha düzensiz olduğu veya dallanmanın bulunduğu iş yükleri için başka bir yürütme seçeneği sunuyor. Derleyici, SIMT’den faydalanabilecek bölümleri yoğun ve SIMD’ye uygun kısımlardan ayırıyor; her bölüm için uygun dönüşümü uyguladıktan sonra sonucu genel vektör hesaplamasına yeniden bağlıyor. 2

Cube–Vector iletişiminde daha kısa yol

Sunumda Cube ve Vector hesaplamaları arasındaki veri alışverişinde de değişiklikler vurgulandı. A2/A3 akışlarında bazı geçişler global bellek üzerinden yapılırken Ascend 950’de Cube sonuçlarının L0C’den Vector çip içi belleğine, Vector sonuçlarının da Cube belleğine daha doğrudan taşınabildiği aktarılıyor. 2

Bu özellik, matris ağırlıklı Cube hesaplamasının ardından vektör işlemlerinin geldiği operatörler açısından önem taşıyor. Ancak Cube ve Vector işlemleri farklı kontrol akışı dallarında yer aldığında derleyicinin tensörlerin konumunu ve gerekli transfer zamanını doğru biçimde çıkarması gerekiyor.

Derleyici geçişleri bu modeli nasıl uygulanabilir kılıyor?

AscendNPU IR içindeki çeşitli geçişler, soyutlamayı gerçek bellek ve zamanlama kararlarına dönüştürüyor.

InsertCVLoadStore

Geliştirilmiş InsertCVLoadStore akışı, Cube–Vector iletişimini yalnızca basit yerel kalıp eşleştirmeleriyle eklemek yerine karmaşık kontrol akışları boyunca analiz ediyor. Örneğin matris girdilerini L1’e, matris çıktılarını L0C’ye, vektör verilerini ise UB’ye bağlayan bellek konumu sabitleyicileri oluşturuyor. Bu kısıtlar program boyunca yayılıyor ve bellek alanları çakıştığında gerekli dönüşüm veya kopyalama işlemleri ekleniyor. 2

A2/A3’te bu geçişler için global bellek tabanlı yükleme ve saklama işlemleri kullanılabilirken Ascend 950, desteklenen durumlarda daha kısa çip içi yolları kullanabiliyor. 2

MultiBuffer

MultiBuffer, bir tensörün birden fazla kopyasını temsil ediyor. Bu yaklaşım ping-pong tamponlama sağlayarak veri taşımayla hesaplamanın üst üste bindirilmesine yardımcı olabiliyor; elbette bunun uygulanabilirliği bellek bütçesine ve seçilen zamanlamaya bağlı. 1718

AutoBlockify ve DynamicCVPipeline

AutoBlockify ve DynamicCVPipeline, Triton-Ascend derleyici yığınındaki Ascend’e özgü geçişler arasında yer alıyor. İsimleri de iki temel görevi yansıtıyor: hesabı çalıştırılabilir bloklara bölmek ve Cube–Vector işlem hattı davranışını oluşturmak. 19

Belgelenen özellikler arasında otomatik bellek planlama, senkronizasyon, zamanlama ve Cube–Vector optimizasyonları da bulunuyor. 24

CV 1:2 bölme

Sunumda, ilgili Ascend yapılandırması için bir Cube çekirdeğine karşılık iki Vector çekirdeği kullanılabilen bir ilişki ele alındı. AutoSubTiling, Vector işini iki parçaya ayırarak iki Vector çekirdeğinin eşzamanlı çalışmasına yardımcı olabiliyor. 214

Açık kaynak sürüm geliştiriciler için ne ifade ediyor?

Huawei, AscendNPU IR’ı Triton-Ascend ile birlikte topluluk katkısına açtı. Triton-Ascend, temel Triton sözdizimini korurken A2, A3 ve 950 serisi Ascend ürünleri için derleme ve dağıtım desteği ekleyen Ascend odaklı bir Triton çerçevesi. 3037

Bu sürüm; derleyici geçişleri, ön uç entegrasyonu, operatör dönüşümü ve donanım farkındalığı yüksek optimizasyonlar üzerinde çalışmak isteyen geliştiricilere, tüm derleyici yığınını sıfırdan kurmadan katkı sunabilecekleri bir zemin sağlıyor. Topluluk programında depo bağlantılı stajlar ve görev bazlı ödüller yer alıyor; geliştiriciler listelenen görevlerden birini üstlenip tamamladıkları çalışmayı program kurallarına göre gönderebiliyor. 31

Yerel Ascend donanımı bulunmayan geliştiriciler için Ascend topluluğunun HiDevLab bulut ortamında 100 saat ücretsiz işlem süresi sunulduğu bildiriliyor. Mevcut kaynaklar bu kotayı doğruluyor; ancak uygunluk, doğrulama, kullanım süresi veya bölgesel erişim şartlarının tamamını açıklamıyor. Bu nedenle kayıt sırasında güncel koşulların kontrol edilmesi gerekiyor. 31

Sonuç: Ascend’e açılan ortak derleyici kapısı

AscendNPU IR’ın temel iddiası mimari bir yaklaşım üzerine kurulu: Ascend donanımını ortak derleyici giriş noktaları üzerinden daha erişilebilir hale getirirken ayrıntılı donanım optimizasyonu için de bir çıkış yolu bırakmak. Triton, TileLang ve çerçeve IR’ları üst seviyelerden sisteme girebiliyor; HFusion genel dönüşümleri üstleniyor, HIVM ise tile’ları Ascend cihazlarının gerektirdiği bellek, çekirdek, iletişim ve işlem hattı kararlarına indiriyor. 511

Ascend 950; kayıt tabanlı SIMD, SIMT ve Cube–Vector arasında daha doğrudan çip içi veri yollarıyla bu optimizasyon alanını genişletiyor. Bunun gerçek uygulamalarda daha yüksek performansa dönüşüp dönüşmeyeceği ise operatörün yapısına, bellek baskısına, kontrol akışına, derleyicinin olgunluğuna ve kullanılan çipe bağlı kalacak. Açık kaynak yaklaşımı, bu tercihleri daha görünür hale getirirken derleyici ve operatör geliştiricilerine iyileştirme sürecine doğrudan katılma imkânı sunuyor.

Huawei’nin AscendNPU IR projesi, yeni bir kullanıcı programlama dili olmaktan çok BiSheng derleyicisinin altında konumlanan açık kaynaklı bir derleyici temeli olarak tasarlanıyor. Huawei AscendNPU IR mimarı Hai Lijuan, 1 Ağustos 2026’da Pekin’in Zhongguancun bölgesinde düzenlenen dokuzuncu Meet AI Compiler teknik salonunda, MLIR tabanlı yapının Triton ve diğer operatör ekosistemlerini Ascend donanımına nasıl bağladığını anlattı. 37

Bu yaklaşımın pratik hedefi açık: geliştiricilerin her veri aktarımını, senkronizasyon noktasını, bellek yerleşimini ve donanım komutunu tek tek tanımlama ihtiyacını azaltmak. Derleyici ise tensör işlemlerini parçalara, yani tile’lara ayırarak bu iş yükünü donanımın bellek ve hesaplama kaynaklarına uyarlıyor.

AscendNPU IR nedir?

AscendNPU IR, Ascend’e yönelik operatörlerin derlenmesi için MLIR üzerine kurulu bir ara gösterim katmanı. MLIR, farklı soyutlama seviyelerindeki derleyici gösterimlerinin aynı çatı altında işlenmesini sağlayan açık kaynaklı bir derleyici altyapısıdır. AscendNPU IR bu yapı üzerinde, üst düzey operatör ifadeleri ile Ascend NPU’nun alt düzey talimatları arasında köprü kuruyor. 411

Sistem bir yandan donanım ayrıntılarını gizleyen yüksek seviyeli arayüzler sunuyor; diğer yandan deneyimli geliştiricilerin çip içi bellek adreslerini, işlem hattı senkronizasyonunu ve ping-pong bellek optimizasyonlarını daha ince düzeyde kontrol etmesine izin veriyor. 411

Triton ve TileLang gibi alan özgü diller AscendNPU IR’a indirgenebilir. PyTorch, TensorFlow ve MindSpore gibi çerçeveler ise Torch IR, Linalg/HFusion IR veya HIVM IR üzerinden bağlanabilir. Yüksek seviyeli yollar otomatik füzyon, bölme, tiling ve zamanlama sağlayabilirken HIVM, donanım kaynaklarına daha doğrudan erişim sunuyor. 522

Basitleştirilmiş derleme akışı şöyle görünüyor:

Triton, TileLang veya çerçeve IR’ı
                ↓
       MLIR tabanlı AscendNPU IR
                ↓
        HFusion → HIVM dönüşümü
                ↓
       Ascend talimatları ve ikili dosya

Belgelenen akışta bishengir-compile, MLIR girdisini cihaz tarafında çalıştırılabilir bir nesneye dönüştürüyor. Üretilen ikili dosya daha sonra CANN çalışma zamanı arayüzleriyle kaydedilip Ascend NPU üzerinde çalıştırılabiliyor. 6

Tile düzeyindeki soyutlama neden önemli?

Tile, tensör verisinin ve hesaplamanın yönetilebilir bir bloğudur. Her ön ucun veri transferlerini, bellek katmanlarını, senkronizasyonu ve donanım talimatlarını ayrı ayrı tarif etmesi yerine AscendNPU IR, bu işlemler için ortak bir tile merkezli gösterim kullanıyor.

Bu yapı iki ihtiyacı dengelemeyi amaçlıyor:

• Taşınabilirlik: Triton, TileLang veya bir yapay zekâ çerçevesi aynı derleyici temeline bağlanabiliyor.
• İnce ayar: Performans kritik olduğunda geliştirici, tensörlerin GM, UB, L1 ve L0 gibi bellek seviyelerindeki konumlarını ve Vector, Cube ile veri taşıma kaynaklarının kullanımını daha ayrıntılı biçimde kontrol edebiliyor. 522

Resmî mimari dokümanları, bu katmanları Ascend talimatlarını, çekirdek içi kaynakları, çekirdekler arası kaynakları ve sistem çipi kaynaklarını aşamalı olarak modelleyen ayrıştırılmış soyutlamalar olarak tanımlıyor. 11

HFusion ve HIVM görevleri nasıl paylaşıyor?

HFusion: üst düzey füzyon ve zamanlama

HFusion, iki ana katmanın donanımdan görece bağımsız olan bölümü. Tensör işlemlerini daha yüksek bir soyutlama seviyesinde temsil ediyor ve füzyon, bufferization, tiling, bölme ve zamanlama gibi dönüşümleri yürütüyor. 1122

Örneğin birbirini izleyen birden fazla işlem, gereksiz ara bellek erişimlerini azaltmak amacıyla tek bir hesaplama akışında birleştirilebiliyor. Daha sonra büyük hesaplama, hedef donanımın yürütme modeline uygun tile’lara ayrılıyor.

HIVM: donanım farkındalığı yüksek alt katman

HIVM, tile ifadelerini Ascend’in hesaplama birimleri, bellek hiyerarşisi ve işlem hattı davranışıyla eşleyen donanım odaklı katman. Başlıca görevleri şunlar:

• matris işlemlerini Cube çekirdeklerine, vektör işlemlerini Vector çekirdeklerine eşlemek;
• bu birimler arasındaki iletişim ve senkronizasyonu eklemek veya yönetmek;
• ara çalışma alanı belleğini düzenlemek;
• mantıksal tensörleri çip içindeki fiziksel belleklere yerleştirmek;
• fraktal matris temsilleri gibi Cube odaklı veri yerleşimlerini yönetmek;
• vektörleştirme, tensorization, işlem hattı oluşturma ve talimat düzeyinde dönüşümler uygulamak. 214

Bu ayrım, derleyicinin aynı hesaplamaya iki farklı mesafeden bakmasını sağlıyor. HFusion genel tensör yapısını ve füzyon fırsatlarını değerlendirirken HIVM, ortaya çıkan tile’ların hangi bellek ve yürütme kaynaklarına ne zaman ihtiyaç duyduğunu belirliyor.

Ascend 950 ile hangi noktalar değişiyor?

HFusion/HIVM ayrımı Ascend 950’de de korunuyor; ancak HIVM’nin kapsaması gereken yürütme modelleri genişliyor. Yeni malzemeler, daha önceki bellek tabanlı SIMD akışına ek olarak kayıt tabanlı SIMD ve SIMT desteğini öne çıkarıyor. 2

Kayıt tabanlı SIMD

Bu modelde veriler çip içi bellekten kayıtlara alınıyor, işlemler kayıtlar üzerinde gerçekleştiriliyor ve sonuçlar yeniden belleğe yazılıyor. Uygun hesaplamalarda ara değerlerin kayıtlar üzerinde tutulması, tekrarlanan okuma ve yazma işlemlerini azaltabiliyor. 2

Düzensiz işlemler için SIMT

SIMT, erişim düzeninin daha düzensiz olduğu veya dallanmanın bulunduğu iş yükleri için başka bir yürütme seçeneği sunuyor. Derleyici, SIMT’den faydalanabilecek bölümleri yoğun ve SIMD’ye uygun kısımlardan ayırıyor; her bölüm için uygun dönüşümü uyguladıktan sonra sonucu genel vektör hesaplamasına yeniden bağlıyor. 2

Cube–Vector iletişiminde daha kısa yol

Sunumda Cube ve Vector hesaplamaları arasındaki veri alışverişinde de değişiklikler vurgulandı. A2/A3 akışlarında bazı geçişler global bellek üzerinden yapılırken Ascend 950’de Cube sonuçlarının L0C’den Vector çip içi belleğine, Vector sonuçlarının da Cube belleğine daha doğrudan taşınabildiği aktarılıyor. 2

Bu özellik, matris ağırlıklı Cube hesaplamasının ardından vektör işlemlerinin geldiği operatörler açısından önem taşıyor. Ancak Cube ve Vector işlemleri farklı kontrol akışı dallarında yer aldığında derleyicinin tensörlerin konumunu ve gerekli transfer zamanını doğru biçimde çıkarması gerekiyor.

Derleyici geçişleri bu modeli nasıl uygulanabilir kılıyor?

AscendNPU IR içindeki çeşitli geçişler, soyutlamayı gerçek bellek ve zamanlama kararlarına dönüştürüyor.

InsertCVLoadStore

Geliştirilmiş InsertCVLoadStore akışı, Cube–Vector iletişimini yalnızca basit yerel kalıp eşleştirmeleriyle eklemek yerine karmaşık kontrol akışları boyunca analiz ediyor. Örneğin matris girdilerini L1’e, matris çıktılarını L0C’ye, vektör verilerini ise UB’ye bağlayan bellek konumu sabitleyicileri oluşturuyor. Bu kısıtlar program boyunca yayılıyor ve bellek alanları çakıştığında gerekli dönüşüm veya kopyalama işlemleri ekleniyor. 2

A2/A3’te bu geçişler için global bellek tabanlı yükleme ve saklama işlemleri kullanılabilirken Ascend 950, desteklenen durumlarda daha kısa çip içi yolları kullanabiliyor. 2

MultiBuffer

MultiBuffer, bir tensörün birden fazla kopyasını temsil ediyor. Bu yaklaşım ping-pong tamponlama sağlayarak veri taşımayla hesaplamanın üst üste bindirilmesine yardımcı olabiliyor; elbette bunun uygulanabilirliği bellek bütçesine ve seçilen zamanlamaya bağlı. 1718

AutoBlockify ve DynamicCVPipeline

AutoBlockify ve DynamicCVPipeline, Triton-Ascend derleyici yığınındaki Ascend’e özgü geçişler arasında yer alıyor. İsimleri de iki temel görevi yansıtıyor: hesabı çalıştırılabilir bloklara bölmek ve Cube–Vector işlem hattı davranışını oluşturmak. 19

Belgelenen özellikler arasında otomatik bellek planlama, senkronizasyon, zamanlama ve Cube–Vector optimizasyonları da bulunuyor. 24

CV 1:2 bölme

Sunumda, ilgili Ascend yapılandırması için bir Cube çekirdeğine karşılık iki Vector çekirdeği kullanılabilen bir ilişki ele alındı. AutoSubTiling, Vector işini iki parçaya ayırarak iki Vector çekirdeğinin eşzamanlı çalışmasına yardımcı olabiliyor. 214

Açık kaynak sürüm geliştiriciler için ne ifade ediyor?

Huawei, AscendNPU IR’ı Triton-Ascend ile birlikte topluluk katkısına açtı. Triton-Ascend, temel Triton sözdizimini korurken A2, A3 ve 950 serisi Ascend ürünleri için derleme ve dağıtım desteği ekleyen Ascend odaklı bir Triton çerçevesi. 3037

Bu sürüm; derleyici geçişleri, ön uç entegrasyonu, operatör dönüşümü ve donanım farkındalığı yüksek optimizasyonlar üzerinde çalışmak isteyen geliştiricilere, tüm derleyici yığınını sıfırdan kurmadan katkı sunabilecekleri bir zemin sağlıyor. Topluluk programında depo bağlantılı stajlar ve görev bazlı ödüller yer alıyor; geliştiriciler listelenen görevlerden birini üstlenip tamamladıkları çalışmayı program kurallarına göre gönderebiliyor. 31

Yerel Ascend donanımı bulunmayan geliştiriciler için Ascend topluluğunun HiDevLab bulut ortamında 100 saat ücretsiz işlem süresi sunulduğu bildiriliyor. Mevcut kaynaklar bu kotayı doğruluyor; ancak uygunluk, doğrulama, kullanım süresi veya bölgesel erişim şartlarının tamamını açıklamıyor. Bu nedenle kayıt sırasında güncel koşulların kontrol edilmesi gerekiyor. 31

Sonuç: Ascend’e açılan ortak derleyici kapısı

AscendNPU IR’ın temel iddiası mimari bir yaklaşım üzerine kurulu: Ascend donanımını ortak derleyici giriş noktaları üzerinden daha erişilebilir hale getirirken ayrıntılı donanım optimizasyonu için de bir çıkış yolu bırakmak. Triton, TileLang ve çerçeve IR’ları üst seviyelerden sisteme girebiliyor; HFusion genel dönüşümleri üstleniyor, HIVM ise tile’ları Ascend cihazlarının gerektirdiği bellek, çekirdek, iletişim ve işlem hattı kararlarına indiriyor. 511

Ascend 950; kayıt tabanlı SIMD, SIMT ve Cube–Vector arasında daha doğrudan çip içi veri yollarıyla bu optimizasyon alanını genişletiyor. Bunun gerçek uygulamalarda daha yüksek performansa dönüşüp dönüşmeyeceği ise operatörün yapısına, bellek baskısına, kontrol akışına, derleyicinin olgunluğuna ve kullanılan çipe bağlı kalacak. Açık kaynak yaklaşımı, bu tercihleri daha görünür hale getirirken derleyici ve operatör geliştiricilerine iyileştirme sürecine doğrudan katılma imkânı sunuyor.