Nvidia CEO’su Jensen Huang, 28 Mayıs 2026’da Huawei’nin Tau Scaling yaklaşımını Huawei için bir atılım olarak nitelendirdi, ancak bunun TSMC için tehdit olmadığını söyledi. Tau Scaling, transistörleri sürekli küçültmek yerine 3B yerleşim, yonga istifleme ve gelişmiş bağlantılarla sinyal gecikmesini azaltmaya odaklan...
YayımlayanGPT-5.6 Luna ile düzenlendiGörseller GPT Image 1.5 ile oluşturuldu
Research answer

Create a landscape editorial hero image for this Studio Global article: What did NVIDIA CEO Jensen Huang say during his May 28, 2026 visit to Taiwan about Huawei’s newly proposed Tau (τ) Scaling Law—particularly. Article summary: Huang’s reported message was essentially: Huawei’s Tau approach is “a breakthrough for Huawei,” but it is “not a threat to TSMC,” because it is an alternative use of 3D integration rather than a new replacement for leadi. Topic tags: general, general web, news, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts wi
Jensen Huang’ın Tayvan’daki açıklaması Huawei’yi küçümseyen bir değerlendirmeden çok, teknoloji ile üretim kapasitesi arasındaki farkı vurguluyordu: Huawei’nin Tau (τ) Scaling yaklaşımı şirket için önemli bir atılım olabilir, ancak şu aşamada TSMC’yi tehdit etmiyor. Huang’a göre Huawei, sektörün uzun süredir üzerinde çalıştığı 3B entegrasyon ve gelişmiş paketleme yöntemlerini yeni bir tasarım çerçevesi içinde kullanıyor. 6
7
13
Bu ayrım önemli. Huawei’nin duyurusu zaman zaman şirketin 2 nm, 1 nm veya 1,4 nm üretim sürecine ulaştığı şeklinde yorumlandı. Mevcut kanıtların desteklediği daha dar sonuç ise şu: Huawei, yalnızca litografik küçülmeye bağlı kalmadan etkin transistör yoğunluğunu ve sinyal hızını artırmayı amaçlayan bir mimari önerdi. Bu mimarinin performans, üretim verimi, ısıl davranış ve maliyet açısından seri üretimde kendini kanıtlaması gerekiyor. 1
3
17
Geleneksel çip ölçeklendirme anlayışı büyük ölçüde transistörleri küçültmeye dayanıyor. Huawei’nin Tau Scaling yaklaşımı ise odağı, sinyallerin cihazlar, devreler, çipler ve sistemler arasındaki ilerleme süresine kaydırıyor. Yunanca τ harfi, bu bağlamda sinyal yayılım gecikmesiyle ilişkili zamanı ifade ediyor. 2
5
Huawei’nin bu çerçeveyle birlikte tanıttığı LogicFolding, devreleri geleneksel düz, iki boyutlu yerleşimden daha sıkı bağlantılı dikey yapılara dönüştürmeyi hedefliyor. Amaç; mantık, analog ve bellek işlevlerini birbirine yaklaştırarak kritik sinyal yollarını kısaltmak ve yeni bir transistör üretim düğümüne geçmeden etkin yoğunluğu artırmak. 1
2
7
Huang’ın açıklamalarına ilişkin haberlerde, yaklaşımın yongaçıkların istiflenmesi ve hibrit bağlama gibi yöntemlerle bir çipteki transistör sayısını, hat genişliğini küçültmeden iki, üç, hatta dört katına çıkarabileceği aktarılıyor. Bunlar yaklaşım için bildirilen potansiyel yetenekler; piyasaya çıkmış bir üründe bağımsız olarak doğrulanmış sonuçlar değil. 6
12
Huawei açısından bu yaklaşım yalnızca teknik değil, stratejik bir anlam da taşıyor. Mevcut üretim süreçlerinden daha fazla performans veya yoğunluk elde edebilen bir mimari, gelişmiş çip üretim araçlarına erişimin kısıtlı olduğu bir ortamda şirkete yeni bir ilerleme yolu sunabilir. Huawei, yüksek segment çiplerinin 2031’e kadar 1,4 nm sürecine eşdeğer transistör yoğunluğuna ulaşabileceğini söylüyor. 4
17
Bu hedef gerçekleşirse önemli olur. Çünkü sonuç, fiziksel küçülmenin zorlaştığı veya daha az erişilebilir hâle geldiği bir dönemde sistem mimarisinin, ara bağlantıların ve paketleme teknolojilerinin transistör ölçeklendirmesini tamamlayabileceğini gösterebilir.
Ancak “1,4 nm eşdeğeri” ifadesi, transistörlerin gerçek bir 1,4 nm üretim sürecinde imal edildiği anlamına gelmiyor. Huawei’nin hedefi transistör yoğunluğu eşdeğerliğine işaret ediyor. Mevcut haberlerde de şirketin gelecekteki çiplerinin öncü bir 1,4 nm sınıfı sürecin genel performansına, enerji verimliliğine, üretim verimine veya güvenilirliğine ulaşacağını gösterecek bağımsız veriler sunmadığı belirtiliyor. 1
3
17
Huang’ın kıyaslaması esas olarak teknoloji olgunluğu ve uygulama kapasitesiyle ilgili. TSMC, geleneksel transistör ölçeklendirmesine ek olarak kalıp istifleme, 3B entegrasyon ve gelişmiş paketleme üzerinde yıllardır çalışıyor. Huang’ın açıklamalarını aktaran haberlerde, TSMC ve Tayvan’ın ilgili teknolojilere yaklaşık 10 yıldır sahip olduğu ifade ediliyor. 7
12
13
TSMC’nin yanıtı da benzer bir ayrıma dayanıyordu. Şirket, Huawei’nin önerisini “devrim niteliğinde değil, 3B ölçeklendirme” olarak tanımlarken; gelişmiş paketleme, yonga istifleme ve diğer entegrasyon yöntemlerinin transistör yoğunluğundaki ilerlemelerle birlikte giderek daha önemli hâle geldiğini vurguladı.
Bu, Huawei’nin çalışmasının önemsiz olduğu anlamına gelmiyor. Ancak LogicFolding’in otomatik olarak TSMC’nin üretim teknolojisinin veya üretim ekosisteminin yerini almadığını gösteriyor. TSMC, daha küçük transistörleri gelişmiş paketlemeyle birleştirebilir. Huawei ise dikey entegrasyonu, geometrik küçülmeye devam etmenin daha merkezi bir alternatifi olarak öne çıkarıyor.
Dolayısıyla rekabet sorusu, 3B entegrasyonun var olup olmadığı değil. Asıl soru; bu yapıyı kimin tasarlayabileceği, üretebileceği, bağlayıp test edebileceği ve yüksek verimle, istikrarlı ve ekonomik biçimde seri üretebileceği.
Katmanları üst üste yerleştirmek sinyal yollarını kısaltabilir, ancak dikey yapıların yoğunlaşması yeni mühendislik sorunları doğuruyor. Isının daha yoğun bir yapıdan uzaklaştırılması, bağlama ve üretim sonrası işlemlerin yüksek verimle yapılması, ayrıca ortaya çıkan sistemin doğrulanıp test edilmesi gerekiyor. İşlevlerin daha fazla katmana dağıtılması; elektronik tasarım otomasyonu süreçlerini, ısıl yönetimi, onarılabilirliği ve seri üretimi zorlaştırabilir. 1
3
6
Bu sorunlar özellikle önemli, çünkü Huawei’nin yakın vadede açıkladığı en görünür kilometre taşı hâlâ bir plan niteliğinde. Şirket, Tau Scaling mimarisini kullanan LogicFolding tabanlı Kirin akıllı telefon çiplerinin sonbahar 2026’da çıkacağını belirtiyor. Ancak haberlerde ürün için henüz bağımsız benchmark sonuçları veya doğrulanmış yüksek hacimli üretim kaydı bulunmadığı aktarılıyor. 3
17
İlk gerçek sınav, LogicFolding tabanlı bir Kirin çipinin yalnızca mimari projeksiyonlarda değil, gerçek ürünlerde de ölçülebilir avantaj sağlayıp sağlamayacağı olacak. Bağımsız performans testleri, güç tüketimi ölçümleri, uzun süreli ısıl performans, üretim verimi ve ticari açıdan anlamlı miktarlarda üretim yapılabildiğine ilişkin kanıtlar kritik önem taşıyacak.
Daha uzun vadeli sınav ise Huawei’nin 2031 yoğunluk hedefi. Şirket 1,4 nm eşdeğeri transistör yoğunluğuna ulaşsa bile bu sonuç, üretim düğümünün adıyla karıştırılmamalı. Çip performansını yalnızca transistör sayısı belirlemiyor. Ara bağlantı gecikmesi, belleğe erişim, güç dağıtımı, soğutma, yazılım, paketleme kalitesi ve üretim tutarlılığı da belirleyici.
Huang’ın bildirilen görüşü tek cümleyle şöyle özetlenebilir: Huawei’nin Tau Scaling yaklaşımı, daha az gelişmiş üretim süreçlerinden daha yüksek kullanılabilir performans ve yoğunluk elde etme potansiyeli sunduğu için şirket açısından büyük bir atılım olabilir; ancak bu durum, TSMC’nin öncü üretim ve paketleme kapasitesinin kısa vadede yerinden edileceği anlamına gelmiyor. 6
13
En temkinli ve adil yorum, Huawei’nin 2 nm, 1 nm veya 1,4 nm üretim süreçlerine ulaştığı değil. Huawei’nin, daha gelişmiş üretim araçlarına ihtiyaç duymadan çip tasarımından daha fazla verim almayı amaçlayan bir 3B mimari strateji önerdiği ve şimdi bunu bağımsız sonuçlar ile güvenilir seri üretimle kanıtlaması gerektiği yönünde. 1
3
17
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Nvidia CEO’su Jensen Huang, 28 Mayıs 2026’da Huawei’nin Tau Scaling yaklaşımını Huawei için bir atılım olarak nitelendirdi, ancak bunun TSMC için tehdit olmadığını söyledi.
Nvidia CEO’su Jensen Huang, 28 Mayıs 2026’da Huawei’nin Tau Scaling yaklaşımını Huawei için bir atılım olarak nitelendirdi, ancak bunun TSMC için tehdit olmadığını söyledi. Tau Scaling, transistörleri sürekli küçültmek yerine 3B yerleşim, yonga istifleme ve gelişmiş bağlantılarla sinyal gecikmesini azaltmaya odaklanıyor.
Sonbahar 2026’da çıkması planlanan LogicFolding tabanlı Kirin çipi önemli bir test olacak; ancak bağımsız performans sonuçları ve yüksek hacimli üretim kanıtı henüz bulunmuyor.
Nvidia CEO’su Jensen Huang, 28 Mayıs 2026’da Huawei’nin Tau Scaling yaklaşımını Huawei için bir atılım olarak nitelendirdi, ancak bunun TSMC için tehdit olmadığını söyledi. Tau Scaling, transistörleri sürekli küçültmek yerine 3B yerleşim, yonga istifleme ve gelişmiş bağlantılarla sinyal gecikmesini azaltmaya odaklan...
YayımlayanGPT-5.6 Luna ile düzenlendiGörseller GPT Image 1.5 ile oluşturuldu
Research answer

Create a landscape editorial hero image for this Studio Global article: What did NVIDIA CEO Jensen Huang say during his May 28, 2026 visit to Taiwan about Huawei’s newly proposed Tau (τ) Scaling Law—particularly. Article summary: Huang’s reported message was essentially: Huawei’s Tau approach is “a breakthrough for Huawei,” but it is “not a threat to TSMC,” because it is an alternative use of 3D integration rather than a new replacement for leadi. Topic tags: general, general web, news, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts wi
Jensen Huang’ın Tayvan’daki açıklaması Huawei’yi küçümseyen bir değerlendirmeden çok, teknoloji ile üretim kapasitesi arasındaki farkı vurguluyordu: Huawei’nin Tau (τ) Scaling yaklaşımı şirket için önemli bir atılım olabilir, ancak şu aşamada TSMC’yi tehdit etmiyor. Huang’a göre Huawei, sektörün uzun süredir üzerinde çalıştığı 3B entegrasyon ve gelişmiş paketleme yöntemlerini yeni bir tasarım çerçevesi içinde kullanıyor. 6
7
13
Bu ayrım önemli. Huawei’nin duyurusu zaman zaman şirketin 2 nm, 1 nm veya 1,4 nm üretim sürecine ulaştığı şeklinde yorumlandı. Mevcut kanıtların desteklediği daha dar sonuç ise şu: Huawei, yalnızca litografik küçülmeye bağlı kalmadan etkin transistör yoğunluğunu ve sinyal hızını artırmayı amaçlayan bir mimari önerdi. Bu mimarinin performans, üretim verimi, ısıl davranış ve maliyet açısından seri üretimde kendini kanıtlaması gerekiyor. 1
3
17
Geleneksel çip ölçeklendirme anlayışı büyük ölçüde transistörleri küçültmeye dayanıyor. Huawei’nin Tau Scaling yaklaşımı ise odağı, sinyallerin cihazlar, devreler, çipler ve sistemler arasındaki ilerleme süresine kaydırıyor. Yunanca τ harfi, bu bağlamda sinyal yayılım gecikmesiyle ilişkili zamanı ifade ediyor. 2
5
Huawei’nin bu çerçeveyle birlikte tanıttığı LogicFolding, devreleri geleneksel düz, iki boyutlu yerleşimden daha sıkı bağlantılı dikey yapılara dönüştürmeyi hedefliyor. Amaç; mantık, analog ve bellek işlevlerini birbirine yaklaştırarak kritik sinyal yollarını kısaltmak ve yeni bir transistör üretim düğümüne geçmeden etkin yoğunluğu artırmak. 1
2
7
Huang’ın açıklamalarına ilişkin haberlerde, yaklaşımın yongaçıkların istiflenmesi ve hibrit bağlama gibi yöntemlerle bir çipteki transistör sayısını, hat genişliğini küçültmeden iki, üç, hatta dört katına çıkarabileceği aktarılıyor. Bunlar yaklaşım için bildirilen potansiyel yetenekler; piyasaya çıkmış bir üründe bağımsız olarak doğrulanmış sonuçlar değil. 6
12
Huawei açısından bu yaklaşım yalnızca teknik değil, stratejik bir anlam da taşıyor. Mevcut üretim süreçlerinden daha fazla performans veya yoğunluk elde edebilen bir mimari, gelişmiş çip üretim araçlarına erişimin kısıtlı olduğu bir ortamda şirkete yeni bir ilerleme yolu sunabilir. Huawei, yüksek segment çiplerinin 2031’e kadar 1,4 nm sürecine eşdeğer transistör yoğunluğuna ulaşabileceğini söylüyor. 4
17
Bu hedef gerçekleşirse önemli olur. Çünkü sonuç, fiziksel küçülmenin zorlaştığı veya daha az erişilebilir hâle geldiği bir dönemde sistem mimarisinin, ara bağlantıların ve paketleme teknolojilerinin transistör ölçeklendirmesini tamamlayabileceğini gösterebilir.
Ancak “1,4 nm eşdeğeri” ifadesi, transistörlerin gerçek bir 1,4 nm üretim sürecinde imal edildiği anlamına gelmiyor. Huawei’nin hedefi transistör yoğunluğu eşdeğerliğine işaret ediyor. Mevcut haberlerde de şirketin gelecekteki çiplerinin öncü bir 1,4 nm sınıfı sürecin genel performansına, enerji verimliliğine, üretim verimine veya güvenilirliğine ulaşacağını gösterecek bağımsız veriler sunmadığı belirtiliyor. 1
3
17
Huang’ın kıyaslaması esas olarak teknoloji olgunluğu ve uygulama kapasitesiyle ilgili. TSMC, geleneksel transistör ölçeklendirmesine ek olarak kalıp istifleme, 3B entegrasyon ve gelişmiş paketleme üzerinde yıllardır çalışıyor. Huang’ın açıklamalarını aktaran haberlerde, TSMC ve Tayvan’ın ilgili teknolojilere yaklaşık 10 yıldır sahip olduğu ifade ediliyor. 7
12
13
TSMC’nin yanıtı da benzer bir ayrıma dayanıyordu. Şirket, Huawei’nin önerisini “devrim niteliğinde değil, 3B ölçeklendirme” olarak tanımlarken; gelişmiş paketleme, yonga istifleme ve diğer entegrasyon yöntemlerinin transistör yoğunluğundaki ilerlemelerle birlikte giderek daha önemli hâle geldiğini vurguladı.
Bu, Huawei’nin çalışmasının önemsiz olduğu anlamına gelmiyor. Ancak LogicFolding’in otomatik olarak TSMC’nin üretim teknolojisinin veya üretim ekosisteminin yerini almadığını gösteriyor. TSMC, daha küçük transistörleri gelişmiş paketlemeyle birleştirebilir. Huawei ise dikey entegrasyonu, geometrik küçülmeye devam etmenin daha merkezi bir alternatifi olarak öne çıkarıyor.
Dolayısıyla rekabet sorusu, 3B entegrasyonun var olup olmadığı değil. Asıl soru; bu yapıyı kimin tasarlayabileceği, üretebileceği, bağlayıp test edebileceği ve yüksek verimle, istikrarlı ve ekonomik biçimde seri üretebileceği.
Katmanları üst üste yerleştirmek sinyal yollarını kısaltabilir, ancak dikey yapıların yoğunlaşması yeni mühendislik sorunları doğuruyor. Isının daha yoğun bir yapıdan uzaklaştırılması, bağlama ve üretim sonrası işlemlerin yüksek verimle yapılması, ayrıca ortaya çıkan sistemin doğrulanıp test edilmesi gerekiyor. İşlevlerin daha fazla katmana dağıtılması; elektronik tasarım otomasyonu süreçlerini, ısıl yönetimi, onarılabilirliği ve seri üretimi zorlaştırabilir. 1
3
6
Bu sorunlar özellikle önemli, çünkü Huawei’nin yakın vadede açıkladığı en görünür kilometre taşı hâlâ bir plan niteliğinde. Şirket, Tau Scaling mimarisini kullanan LogicFolding tabanlı Kirin akıllı telefon çiplerinin sonbahar 2026’da çıkacağını belirtiyor. Ancak haberlerde ürün için henüz bağımsız benchmark sonuçları veya doğrulanmış yüksek hacimli üretim kaydı bulunmadığı aktarılıyor. 3
17
İlk gerçek sınav, LogicFolding tabanlı bir Kirin çipinin yalnızca mimari projeksiyonlarda değil, gerçek ürünlerde de ölçülebilir avantaj sağlayıp sağlamayacağı olacak. Bağımsız performans testleri, güç tüketimi ölçümleri, uzun süreli ısıl performans, üretim verimi ve ticari açıdan anlamlı miktarlarda üretim yapılabildiğine ilişkin kanıtlar kritik önem taşıyacak.
Daha uzun vadeli sınav ise Huawei’nin 2031 yoğunluk hedefi. Şirket 1,4 nm eşdeğeri transistör yoğunluğuna ulaşsa bile bu sonuç, üretim düğümünün adıyla karıştırılmamalı. Çip performansını yalnızca transistör sayısı belirlemiyor. Ara bağlantı gecikmesi, belleğe erişim, güç dağıtımı, soğutma, yazılım, paketleme kalitesi ve üretim tutarlılığı da belirleyici.
Huang’ın bildirilen görüşü tek cümleyle şöyle özetlenebilir: Huawei’nin Tau Scaling yaklaşımı, daha az gelişmiş üretim süreçlerinden daha yüksek kullanılabilir performans ve yoğunluk elde etme potansiyeli sunduğu için şirket açısından büyük bir atılım olabilir; ancak bu durum, TSMC’nin öncü üretim ve paketleme kapasitesinin kısa vadede yerinden edileceği anlamına gelmiyor. 6
13
En temkinli ve adil yorum, Huawei’nin 2 nm, 1 nm veya 1,4 nm üretim süreçlerine ulaştığı değil. Huawei’nin, daha gelişmiş üretim araçlarına ihtiyaç duymadan çip tasarımından daha fazla verim almayı amaçlayan bir 3B mimari strateji önerdiği ve şimdi bunu bağımsız sonuçlar ile güvenilir seri üretimle kanıtlaması gerektiği yönünde. 1
3
17
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Nvidia CEO’su Jensen Huang, 28 Mayıs 2026’da Huawei’nin Tau Scaling yaklaşımını Huawei için bir atılım olarak nitelendirdi, ancak bunun TSMC için tehdit olmadığını söyledi.
Nvidia CEO’su Jensen Huang, 28 Mayıs 2026’da Huawei’nin Tau Scaling yaklaşımını Huawei için bir atılım olarak nitelendirdi, ancak bunun TSMC için tehdit olmadığını söyledi. Tau Scaling, transistörleri sürekli küçültmek yerine 3B yerleşim, yonga istifleme ve gelişmiş bağlantılarla sinyal gecikmesini azaltmaya odaklanıyor.
Sonbahar 2026’da çıkması planlanan LogicFolding tabanlı Kirin çipi önemli bir test olacak; ancak bağımsız performans sonuçları ve yüksek hacimli üretim kanıtı henüz bulunmuyor.