เหลียวมองว่า ประโยชน์ด้านต้นทุนของกฎของมัวร์ หรือแนวคิดที่ว่าจำนวนทรานซิสเตอร์จะเพิ่มขึ้นพร้อมต้นทุนต่อหน่วยที่ลดลง ได้หมดแรงลงตั้งแต่โหนดกระบวนการผลิตระดับ 16 นาโนเมตรและ 7 นาโนเมตร ปัจจุบันอุตสาหกรรมยังพอเดินหน้าด้วยการเพิ่มประสิทธิภาพและลดการใช้พลังงาน แต่ผลลัพธ์ในสองด้านนี้ก็เริ่มลดน้อยลงเช่นกัน
เขาเตือนเป็นพิเศษถึงแนวทางของ Nvidia ที่ใช้ไดขนาดมหึมาและ HBM จำนวนมากเพื่อผลักดันประสิทธิภาพด้านปัญญาประดิษฐ์ โดยระบุว่าการขยายระบบด้วยการเพิ่มทรานซิสเตอร์และหน่วยความจำแบนด์วิดท์สูงอย่างต่อเนื่องกำลังไม่ยั่งยืน
หัวเว่ยเปิดตัวแนวคิดนี้อย่างเป็นทางการในเดือนพฤษภาคม 2026 ที่งาน IEEE International Symposium on Circuits and Systems ในเซี่ยงไฮ้ ก่อนที่เหลียวจะขยายความเพิ่มเติมในการสัมภาษณ์ช่วงปลายเดือนกรกฎาคม
Tau Scaling Law คือกรอบคิดที่หัวเว่ยเสนอให้เป็นทางเลือกแทนกฎของมัวร์ แทนที่จะวัดความก้าวหน้าจากขนาดทรานซิสเตอร์ในหน่วยนาโนเมตร แนวคิดนี้ให้ความสำคัญกับ τ (เทา) หรือเวลาที่สัญญาณใช้เดินทางผ่านระบบคอมพิวเตอร์ทั้งหมด เป้าหมายคือการลดเวลาเคลื่อนย้ายข้อมูลและความหน่วง แทนการมุ่งย่อขนาดชิ้นส่วนเพียงอย่างเดียว
ส่วน LogicFolding คือแนวทางด้านฮาร์ดแวร์ที่นำหลักการดังกล่าวไปใช้ โดยจัดวางวงจรลอจิกในลักษณะซ้อนชั้นแนวตั้งภายในไดเดียว คล้ายการเปลี่ยนผังวงจรจากการวางราบแบบ 2 มิติให้มีมิติแนวตั้งเพิ่มขึ้น
หัวเว่ยอ้างว่า LogicFolding สามารถเพิ่มความหนาแน่นของทรานซิสเตอร์ได้ 53.5% ขณะที่ยังใช้โหนดการผลิตลิโธกราฟีที่มีอยู่และเข้าถึงได้ โดยไม่จำเป็นต้องใช้เครื่องจักรลิโธกราฟีรังสีอัลตราไวโอเลตสุดขั้ว หรือ EUV ซึ่งหัวเว่ยไม่สามารถเข้าถึงได้อย่างเสรีภายใต้ข้อจำกัดของสหรัฐฯ
บริษัทตั้งเป้าผลิตชิประดับ “1.4 นาโนเมตร” ภายในปี 2031 ด้วยวิธีการออกแบบนี้ นั่นหมายความว่าหัวเว่ยกำลังพยายามลดช่องว่างด้านความหนาแน่นและประสิทธิภาพผ่านนวัตกรรมสถาปัตยกรรม แทนการพึ่งการย่อกระบวนการผลิตอย่างเดียว
ข้อเสนอของหัวเว่ยไม่อาจแยกออกจากบริบทการแข่งขันเทคโนโลยีระหว่างสหรัฐฯ กับจีนได้ เพราะ Tau Scaling Law และ LogicFolding ถูกนำเสนออย่างชัดเจนว่าเป็นเส้นทางสู่ชิปล้ำสมัย แม้หัวเว่ยจะมีข้อจำกัดในการเข้าถึงเครื่องมือผลิตชั้นนำจากตะวันตก เช่น เครื่องสแกน EUV ของ ASML และโรงงานผลิตขั้นแนวหน้าของ TSMC ภายใต้มาตรการควบคุมการส่งออกของสหรัฐฯ
เหลียวยอมรับโดยนัยว่าหัวเว่ยอาจไม่สามารถเอาชนะ Nvidia ด้วยการแข่งด้านสเปกของชิปเดี่ยวหรือการประลองกำลังแบบ “การ์ดต่อการ์ด” ได้โดยตรง ทางเลือกของบริษัทจึงอยู่ที่ ประสิทธิภาพระดับระบบ ซึ่งรวมซอฟต์แวร์ทั้งสแตกอย่าง CANN และ MindSpore เข้ากับการเชื่อมต่อคลัสเตอร์ขนาดใหญ่ เพื่อชดเชยข้อจำกัดของชิปแต่ละตัว
การให้สัมภาษณ์ครั้งนี้ยังมีความหมายเชิงยุทธศาสตร์ เพราะเป็นการปรากฏตัวต่อสาธารณะอย่างหาได้ยากของสถาปนิกชิประดับสูงของหัวเว่ย การวางกรอบว่าความได้เปรียบของชาติตะวันตกกำลังมุ่งสู่ “ทางตัน” ขณะที่เส้นทางที่หัวเว่ยถูกบีบให้เลือกคือ “อนาคต” จึงเป็นทั้งข้อเสนอทางเทคนิคและเรื่องเล่าที่ช่วยสร้างความเชื่อมั่นให้กับระบบนิเวศเซมิคอนดักเตอร์ภายในประเทศจีน
อย่างไรก็ตาม Reuters และแหล่งข่าวอื่นระบุว่าแนวทางนี้ยังไม่ผ่านการพิสูจน์ในระดับการผลิตและการใช้งานจริง แม้จะมีความแปลกใหม่ แต่ยังไม่มีคำตอบว่า LogicFolding จะให้ประสิทธิภาพเทียบเท่าสถาปัตยกรรม Nvidia รุ่นต่อไปได้หรือไม่ นักวิเคราะห์บางรายจึงมองว่าแนวคิดนี้อาจเป็น “ทางเลี่ยงข้อจำกัด” มากกว่าจะเป็นความก้าวหน้าครั้งใหญ่ของอุตสาหกรรม
บททดสอบสำคัญอาจมาจากชิปสมาร์ตโฟนรุ่นถัดไปของหัวเว่ย ซึ่งเหลียวระบุว่าจะมีการเปิดเผยรายละเอียดและวิเคราะห์ในช่วงปลายปี 2026 เพื่อดูว่าแนวทางดังกล่าวช่วยลดช่องว่างกับคู่แข่งได้มากเพียงใด