Samsung V10 BV-NAND คืออะไร: NAND กว่า 400 เลเยอร์กับสถาปัตยกรรมเวเฟอร์บอนดิ้ง

Samsung V10 Bonding V-NAND หรือ BV-NAND คือเทคโนโลยีหน่วยความจำแฟลช NAND แบบ 3D รุ่นที่ 10 ซึ่งออกแบบมาเพื่อรองรับระบบยุค AI ที่ต้องการทั้งความจุสูง การรับส่งข้อมูลรวดเร็ว และการใช้พลังงานที่มีประสิทธิภาพมากขึ้น จุดเด่นของ V10 คือโครงสร้างที่มีมากกว่า 400 word lines หรือชั้นการทำงานของเซลล์หน่วยความจำ พร้อมแนวคิด wafer bonding ที่ผลิตส่วนต่าง ๆ แยกกันแล้วนำมาเชื่อมต่อภายหลัง 12

ข้อมูลที่ Samsung เปิดเผยเมื่อวันที่ 31 สิงหาคม 2569 ระบุว่า เมื่อเทียบกับ V-NAND รุ่น V9, V10 มีความหนาแน่นบิตเพิ่มขึ้นมากกว่า 58% ความเร็ว I/O สูงกว่า 4.8 Gbps หรือเร็วขึ้นมากกว่า 33% และใช้พลังงานลดลงมากกว่า 25% 28

ทำไม V10 จึงสร้าง NAND ได้มากกว่า 400 เลเยอร์

การเพิ่มจำนวนเลเยอร์ของ NAND ไม่ใช่เพียงการสร้างโครงสร้างให้สูงขึ้นเรื่อย ๆ เพราะเมื่อสแตกมีความสูงมากขึ้น ปัญหาด้านกระบวนการผลิต การจัดแนว และประสิทธิภาพทางไฟฟ้าก็ยิ่งซับซ้อนขึ้น

Samsung ระบุว่า V10 ใช้กระบวนการ 3-stack HARC Merge แทนการสร้างโครงสร้างเซลล์สูงกว่า 400 เลเยอร์เป็นก้อนเดียว โดยแบ่งเซลล์ออกเป็น 3 ส่วนหรือ 3 สแตก ผลิตแยกกัน แล้วเชื่อมต่อในแนวตั้ง 1317

นอกจากนี้ยังใช้เทคนิค Multi Hole และ Zero Dummy Hole เพื่อช่วยจัดการกับข้อจำกัดของกระบวนการผลิตที่เกิดขึ้นเมื่อจำนวนเลเยอร์เพิ่มขึ้นอย่างมาก 1317 วิธีนี้ทำให้ Samsung ขยายสถาปัตยกรรม NAND ในแนวตั้งได้ โดยไม่ต้องพึ่งการทำสแตกเดียวให้สูงขึ้นเพียงอย่างเดียว

แหล่งข้อมูลที่มีอยู่ยืนยันโครงสร้าง 3 สแตกและเทคนิคสนับสนุนดังกล่าว แต่ไม่ได้อธิบายรายละเอียดครบทุกขั้นตอนของกระบวนการผลิต ดังนั้นจึงควรหลีกเลี่ยงการตีความเกินกว่าข้อมูลที่บริษัทเปิดเผย

Wafer bonding ช่วย V10 อย่างไร

V10 แยกส่วน อาร์เรย์เซลล์ NAND ออกจากวงจรต่อพ่วง หรือวงจร Peri ซึ่งทำหน้าที่ควบคุมและจัดการการทำงานของหน่วยความจำ Samsung ผลิตทั้งสองส่วนบนเวเฟอร์คนละแผ่น จากนั้นจึงนำเวเฟอร์มาบอนด์หรือเชื่อมเข้าด้วยกัน 2512

ข้อดีของแนวทางนี้คือ Samsung สามารถพัฒนาและปรับแต่งอาร์เรย์เซลล์กับวงจรควบคุมอย่างเป็นอิสระ ก่อนนำมารวมเป็นชิปเดียว การออกแบบดังกล่าวมีเป้าหมายเพื่อเพิ่มความหนาแน่นและประสิทธิภาพ โดยไม่ต้องแก้ปัญหาด้วยการทำเวเฟอร์แผ่นเดียวให้มีสแตกสูงขึ้นเพียงอย่างเดียว

Samsung ยังระบุว่าสถาปัตยกรรมแบบบอนด์ช่วยรองรับวงจรต่อพ่วงที่มีประสิทธิภาพสูงขึ้น ซึ่งมีส่วนต่อการเพิ่มความเร็วการรับส่งข้อมูลและลดการใช้พลังงานของ V10 213

ประเด็น “full capping” กับขนาดชิป

รายงานที่มีอยู่กล่าวถึง full capping ว่าเป็นการจัดวางที่ทำให้ไดเพอริเฟอรีด้านล่างมีพื้นที่หรือฟุตพรินต์สอดคล้องกับไดอาร์เรย์เซลล์ด้านบน แทนที่จะยื่นออกไปนอกขอบของส่วนบน แนวทางนี้อาจช่วยรักษาประสิทธิภาพการใช้พื้นที่ของชิปและแพ็กเกจไว้ได้ ขณะเดียวกันก็ยังคงข้อดีของการผลิตเซลล์และวงจรต่อพ่วงบนเวเฟอร์แยกกัน

อย่างไรก็ตาม เอกสารหลักจาก Samsung และข้อความในแหล่งข้อมูลที่มีอยู่ยืนยันชัดเจนในระดับสถาปัตยกรรมว่าเซลล์กับวงจรต่อพ่วงถูกผลิตแยกเวเฟอร์และนำมาบอนด์เข้าด้วยกัน แต่ยังไม่ได้ยืนยันรายละเอียดเชิงเรขาคณิตของคำว่า “full capping” หรือการจับคู่ฟุตพรินต์แบบละเอียดโดยอิสระ ดังนั้นประเด็นนี้ควรนำเสนออย่างระมัดระวัง

ตัวเลขที่ Samsung เคลมเมื่อเทียบกับ V9

ตัวเลขเปรียบเทียบที่ Samsung เปิดเผยมีดังนี้

• ความหนาแน่นบิต: เพิ่มขึ้นมากกว่า 58%
• ความเร็ว I/O: มากกว่า 4.8 Gbps หรือเพิ่มขึ้นมากกว่า 33%
• การใช้พลังงาน: ลดลงมากกว่า 25% 2817

ความหนาแน่นบิตที่สูงขึ้นหมายความว่าอาจจัดเก็บข้อมูลได้มากขึ้นภายในพื้นที่ทางกายภาพใกล้เคียงเดิม Samsung เชื่อมโยง V10 กับ SSD ความจุสูงในอนาคต รวมถึงโซลูชันที่รองรับความจุสูงสุดระดับ 128 TB และ SSD รุ่นถัดไปที่ใช้ PCIe Gen7 ตามรายงานเกี่ยวกับแผนงานของบริษัท 13

แต่ตัวเลขเหล่านี้ยังเป็น คำกล่าวอ้างด้านประสิทธิภาพจาก Samsung ไม่ใช่ผลการทดสอบจากห้องแล็บอิสระ ข้อมูลที่มีอยู่จึงยังไม่สามารถยืนยันได้ว่าประสิทธิภาพดังกล่าวจะปรากฏใน SSD เชิงพาณิชย์ทุกรุ่น หรือให้ผลเหมือนกันในทุกเวิร์กโหลดและการจัดวางร่วมกับคอนโทรลเลอร์แต่ละแบบ

เหตุผลที่ Samsung มุ่งเป้าไปยังสตอเรจสำหรับ AI

ศูนย์ข้อมูล AI ต้องจัดเก็บข้อมูลจำนวนมาก ทั้งชุดข้อมูลสำหรับเทรนโมเดล จุดตรวจสอบของโมเดล หรือ model checkpoints และข้อมูลที่เกิดจากการประมวลผลอื่น ๆ NAND จึงมีบทบาทในชั้นสตอเรจที่เน้นความจุและประสิทธิภาพด้านพลังงาน

อย่างไรก็ตาม NAND ไม่ได้เข้ามาแทนที่ DRAM แบนด์วิดท์สูงโดยตรง เพราะหน่วยความจำแต่ละประเภทมีคุณลักษณะด้านความเร็วและการเข้าถึงข้อมูลต่างกัน V10 จึงควรถูกมองเป็นส่วนของสตอเรจความจุสูงสำหรับโครงสร้างพื้นฐาน AI มากกว่าจะเป็นตัวแทนของ HBM หรือ DRAM

Samsung นำเสนอ V10 เป็นส่วนหนึ่งของกลยุทธ์หน่วยความจำสำหรับ AI ที่ประกอบด้วย zHBM และ zNAND-O ด้วย บริษัทอธิบายว่า zHBM เป็นแนวคิดการวางหน่วยความจำแบนด์วิดท์สูงให้ใกล้กับหรือซ้อนในแนวตั้งเหนือชิปเร่งความเร็ว AI ขณะที่ zNAND-O เป็นแนวคิด NAND ประสิทธิภาพสูงที่อยู่ระหว่างการพัฒนาในรูปแบบ 4 และ 8 เลเยอร์ 567

แนวคิดร่วมของผลิตภัณฑ์เหล่านี้คือการใช้การจัดวางและโครงสร้างแบบสามมิติเพื่อแก้โจทย์ด้านพื้นที่ แบนด์วิดท์ พลังงาน และความร้อน โดย V10 เป็นส่วนที่เน้นสตอเรจ ส่วน zHBM และ zNAND-O ยังอยู่ในระดับแนวคิดหรือการพัฒนา และหลักฐานที่มีอยู่ยังไม่ยืนยันกำหนดการผลิตเชิงพาณิชย์ 167

กำหนดวางจำหน่ายยังไม่ชัดเจน

Samsung เปิดตัว V10 ในฐานะต้นแบบและเทคโนโลยี NAND รุ่นถัดไปภายในงาน Future of Memory and Storage หรือ FMS 2026 ที่สหรัฐฯ แต่บทสัมภาษณ์และข้อมูลที่เผยแพร่เมื่อวันที่ 31 สิงหาคมยังไม่ได้ระบุวันเริ่มผลิตจำนวนมากหรือวันจัดส่งสินค้าอย่างเป็นทางการ 12

ด้วยเหตุนี้ การพูดถึงกำหนดการเชิงพาณิชย์ของ V10 จึงควรแยกออกจากตัวเลขประสิทธิภาพที่บริษัทประกาศแล้ว เช่นเดียวกับข่าวเกี่ยวกับ NAND รุ่นที่ 11 ในปี 2570 หรือเป้าหมาย NAND 1,000 เลเยอร์ภายในปี 2573 ซึ่งยังไม่สามารถถือเป็นคำมั่นสัญญาที่ Samsung ยืนยันในหลักฐานชุดนี้ได้ รายงานก่อนหน้านี้เคยกล่าวถึงเป้าหมาย 1,000 เลเยอร์ แต่ยังไม่เท่ากับการประกาศตารางเวลาที่ยืนยันอย่างเป็นทางการ 2526

ข้อสรุปที่ชัดเจนที่สุดในตอนนี้คือ V10 แสดงให้เห็นทิศทางของ Samsung ในการก้าวข้าม NAND 400 เลเยอร์ ด้วยการแบ่งเซลล์เป็น 3 สแตกและใช้การบอนด์ระหว่างเวเฟอร์เซลล์กับเวเฟอร์วงจรต่อพ่วง บริษัทเคลมว่าการออกแบบนี้ช่วยเพิ่มความหนาแน่น ความเร็ว I/O และประสิทธิภาพการใช้พลังงาน แต่ความพร้อมจำหน่ายจริง รวมถึงความเร็วในการพัฒนา NAND รุ่นต่อไป ยังเป็นประเด็นที่ต้องติดตาม