คำตอบการวิจัย
ประเด็นสำคัญ Intel ยืนยัน EMIB T ที่ระยะ bump pitch 36/35 ไมโครเมตรบนแพ็กเกจขนาด 2 เท่าของ reticle เพิ่มความหนาแน่นของจุดเชื่อมต่อ 65% เมื่อเทียบกับ Granite Rapids [1][12] เทคโนโลยี distributed mold underfill ช่วยลดความเสี่ยงแตกร้าว การแยกชั้น และโพรงอากาศในแพ็กเกจขนาดใหญ่มาก โดย Intel ตั้งเป้าเกิน 12 เท่าของ reticle ภายในปี 2028 และมองไปถึง 24 เท่าในอนาคต [1][2][3][13] Intel กำลังผสาน TSV ระบบดึงความร้อนแบบกระจาย การระบายความร้อนด้วยไมโครฟลูอิดิก และตัวเก็บพลังงานบนแพ็กเกจ เพื่อรองรับการออกแบบระดับ 15–25 กิโลวัตต์ [1][8][17] Tessolve จะช่วยลูกค้าออกแบบแพ็กเกจ EMIB ขณะที่ Lens Technology ร่วมสำรวจแพ็กเกจฐานแก้วและเทคโนโลยี Through Glass Via หรือ TGV แต่ข้อตกลงกับ Lens ยังไม่มีผลผูกพันด้านการผลิต [33][36][38][46][47] What technical breakthrough did Intel announce in advanced chip packaging at its Rio Rancho facility, how does it solve underfill encapsulat Intel's EMIB-T (Embedded Multi-die Interconnect Bridge with TSVs) is the key technology enabling packages up to 24× reticle size, validated at 36/35 µm bump pitch with production rollout in 2026. AI พรอมต์ Create a landscape editorial hero image for this Studio Global article: What technical breakthrough did Intel announce in advanced chip packaging at its Rio Rancho facility, how does it solve underfill encapsulat. Article summary: Here is a comprehensive breakdown of Intel's recent advanced packaging announcements and the competitive landscape.. Topic tags: general, general web, user generated, education. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illu
openai.com โรงงานของ Intel ในเมืองริโอแรนโช รัฐนิวเม็กซิโก กำลังกลายเป็นหนึ่งในศูนย์กลางสำคัญของการแข่งขันด้านการแพ็กเกจเซมิคอนดักเตอร์ขั้นสูง เพราะโจทย์ของชิป AI รุ่นใหม่ไม่ได้มีเพียงการสร้างทรานซิสเตอร์ให้เล็กลงอีกต่อไป แต่ยังต้องนำชิปประมวลผล หน่วยความจำแบนด์วิดท์สูง และชิปเล็ตจำนวนมากมาเชื่อมต่อกันในแพ็กเกจเดียว
เทคโนโลยีที่ Intel วางไว้เป็นหัวใจของการขยายขนาดดังกล่าวคือ EMIB-T ซึ่งเพิ่มทางเชื่อมต่อแนวตั้งผ่านซิลิคอน หรือ TSV เข้าไปในโครงสร้าง EMIB เดิม เป้าหมายคือทำให้แพ็กเกจขนาดใหญ่สามารถส่งพลังงาน รับส่งข้อมูล และจัดการความร้อนได้โดยไม่ติดข้อจำกัดของชิปเดี่ยว
EMIB-T คืออะไร และแก้ปัญหาใด
EMIB ย่อมาจาก Embedded Multi-die Interconnect Bridge เป็นแนวทางเชื่อมชิปหลายตัวด้วยบริดจ์ซิลิคอนที่ฝังอยู่ใน substrate แทนการใช้ silicon interposer ขนาดใหญ่ทั้งแผ่น ส่วน EMIB-T หรือ Embedded Multi-die Interconnect Bridge with Through-Silicon Vias เพิ่ม TSV ซึ่งเป็นช่องนำไฟฟ้าแนวตั้งทะลุผ่านซิลิคอนของบริดจ์
โครงสร้างนี้ช่วยเพิ่มความหนาแน่นของการเชื่อมต่อในแนวราบ และเปิดทางให้จ่ายพลังงานในแนวตั้งผ่านบริดจ์ได้โดยตรง จึงเหมาะกับระบบที่มีชิปเล็ตจำนวนมาก รวมถึงหน่วยความจำ HBM รุ่นใหม่ที่ต้องการกระแสไฟสูง
คนยังถาม คำตอบสั้น ๆ สำหรับ "เบื้องหลัง EMIB-T ของ Intel: แพ็กเกจชิป AI ขนาดยักษ์ที่ต้องรับไฟ 15–25 กิโลวัตต์" คืออะไร Intel ยืนยัน EMIB T ที่ระยะ bump pitch 36/35 ไมโครเมตรบนแพ็กเกจขนาด 2 เท่าของ reticle เพิ่มความหนาแน่นของจุดเชื่อมต่อ 65% เมื่อเทียบกับ Granite Rapids [1][12]
ประเด็นสำคัญที่ต้องตรวจสอบก่อนคืออะไร? Intel ยืนยัน EMIB T ที่ระยะ bump pitch 36/35 ไมโครเมตรบนแพ็กเกจขนาด 2 เท่าของ reticle เพิ่มความหนาแน่นของจุดเชื่อมต่อ 65% เมื่อเทียบกับ Granite Rapids [1][12] เทคโนโลยี distributed mold underfill ช่วยลดความเสี่ยงแตกร้าว การแยกชั้น และโพรงอากาศในแพ็กเกจขนาดใหญ่มาก โดย Intel ตั้งเป้าเกิน 12 เท่าของ reticle ภายในปี 2028 และมองไปถึง 24 เท่าในอนาคต [1][2][3][13]
ฉันควรทำอย่างไรต่อไปในทางปฏิบัติ? Intel กำลังผสาน TSV ระบบดึงความร้อนแบบกระจาย การระบายความร้อนด้วยไมโครฟลูอิดิก และตัวเก็บพลังงานบนแพ็กเกจ เพื่อรองรับการออกแบบระดับ 15–25 กิโลวัตต์ [1][8][17]
ในการประชุม Electronic Components Technology Conference หรือ ECTC 2026 Intel ระบุว่าได้ยืนยัน EMIB-T ที่ระยะห่างจุดเชื่อมต่อ หรือ bump pitch 36/35 ไมโครเมตร บนแพ็กเกจขนาด 2 เท่าของ reticle ซึ่งเป็นขนาดพื้นที่สูงสุดที่เครื่องมือผลิตชิปสามารถถ่ายลวดลายได้ในหนึ่งครั้ง การลด pitch จาก 45 ไมโครเมตรที่ใช้ใน Granite Rapids ทำให้ความหนาแน่นของจุดเชื่อมต่อเพิ่มขึ้น 65%
Intel ยังอยู่ระหว่างขยายการตรวจสอบเทคโนโลยี pitch ระดับเดียวกันไปยังแพ็กเกจขนาด 4.5 เท่าของ reticle และกำลังทดสอบ pitch 25 ไมโครเมตรในยานทดสอบอีกชุดหนึ่ง
ทำไมแพ็กเกจใหญ่จึงมีปัญหาเรื่อง Underfill หลังนำชิปและชิ้นส่วนต่าง ๆ มาประกอบเข้าด้วยกัน ผู้ผลิตต้องเติมวัสดุเรซินที่เรียกว่า underfill เข้าไปใต้ชิปและรอบจุดเชื่อมต่อ เพื่อช่วยยึดโครงสร้างและลดแรงเค้นจากการขยายตัวเมื่ออุณหภูมิเปลี่ยนแปลง
ปัญหาคือ เมื่อแพ็กเกจมีขนาดใหญ่ขึ้น วัสดุ underfill ต้องไหลครอบคลุมพื้นที่มากขึ้น หากกระจายตัวไม่สม่ำเสมอ อาจเกิดโพรงอากาศ รอยแตกร้าว หรือการแยกชั้นระหว่างวัสดุได้ ความเสี่ยงเหล่านี้กระทบทั้งความน่าเชื่อถือ อายุการใช้งาน และอัตราผลิตสำเร็จ
Intel จึงพัฒนา distributed mold underfill หรือ DMU ซึ่งแบ่งการจ่ายวัสดุออกเป็นหลายโซน แทนการเติมจากจุดเดียว วิธีนี้ช่วยควบคุมการไหลของ underfill ให้สม่ำเสมอขึ้น และลดโอกาสเกิดรอยร้าว การแยกชั้น และโพรงอากาศบนแพ็กเกจที่มีขนาดใหญ่เกินกว่าขอบเขตของ reticle เดียว
จากแพ็กเกจ 2 เท่า สู่เป้าหมาย 24 เท่า เส้นทางการพัฒนาที่ Intel เปิดเผยมีจุดสำคัญดังนี้
สถานะ รายละเอียด การผลิตปัจจุบัน แพ็กเกจขนาด 8 เท่าของ reticle จากริโอแรนโช การยืนยันที่ ECTC 2026 แพ็กเกจขนาด 2 เท่าของ reticle พร้อม EMIB-T ที่ bump pitch 36/35 ไมโครเมตร แผนเริ่มผลิตในโรงงาน EMIB-T เตรียมเข้าสู่การผลิตในปี 2026 เป้าหมายปี 2028 แพ็กเกจใหญ่กว่า 12 เท่าของ reticle หรือมีพื้นที่แพ็กเกจมากกว่า 10,000 ตารางมิลลิเมตร เป้าหมายระยะถัดไป แพ็กเกจสูงสุดประมาณ 24 เท่าของ reticle สำหรับระบบ AI ระดับสุดขั้ว
ต้องจัดการทั้งไฟ ความร้อน และพลังงานสำรอง แพ็กเกจที่รวมชิปประมวลผลและหน่วยความจำจำนวนมากไม่ได้มีปัญหาเฉพาะด้านการเชื่อมต่อเท่านั้น แต่ยังต้องรับมือกับการใช้พลังงานระดับ 15–25 กิโลวัตต์ ซึ่งเป็นระดับที่เดิมอาจนึกถึงทั้งระบบเซิร์ฟเวอร์มากกว่าชิปเพียงแพ็กเกจเดียว
Intel กำลังพัฒนาองค์ประกอบหลายส่วนให้ทำงานร่วมกัน ได้แก่
การส่งพลังงานผ่าน TSV ของ EMIB-T: TSV ช่วยนำกระแสไฟผ่านบริดจ์ได้มากขึ้น และรองรับความต้องการด้านพลังงานของหน่วยความจำระดับ HBM4/4e การดึงความร้อนแบบกระจาย: Intel สาธิตสถาปัตยกรรมระบายความร้อนที่กระจายจุดดึงความร้อนออกจากแพ็กเกจ แทนการพึ่งพาโซลูชันแบบจุดเดียว การระบายความร้อนด้วยไมโครฟลูอิดิก: บริษัทนำเสนอการฝังช่องทางของไหลขนาดเล็กไว้ใกล้กับ substrate เพื่อจัดการความหนาแน่นความร้อนสูงของชิปหลายกิโลวัตต์ ตัวเก็บพลังงานบนแพ็กเกจ: substrate ที่ผสานตัวเก็บประจุช่วยลดความผันผวนของพลังงานในช่วงที่โหลด AI เปลี่ยนแปลงอย่างรวดเร็ว กล่าวได้ว่า EMIB-T ไม่ใช่ชิ้นส่วนเดี่ยวที่แก้ปัญหาทุกอย่าง แต่เป็นส่วนหนึ่งของระบบแพ็กเกจที่ต้องทำให้การเชื่อมต่อ การจ่ายไฟ โครงสร้างทางกล และการระบายความร้อนสมดุลกัน
พันธมิตรช่วยขยายระบบนิเวศ Intel ไม่ได้พัฒนาเทคโนโลยีนี้เพียงลำพัง แต่กำลังสร้างระบบนิเวศให้ลูกค้าและบริษัทออกแบบชิปสามารถใช้งานแพ็กเกจแบบหลายชิปเล็ตได้ง่ายขึ้น
Tessolve: ช่วยออกแบบแพ็กเกจ EMIB ความร่วมมือนี้ช่วยลดอุปสรรคสำหรับบริษัทที่ต้องการใช้ EMIB แต่ยังไม่มีทีมผู้เชี่ยวชาญด้านการออกแบบแพ็กเกจขั้นสูงภายในองค์กร
Lens Technology: สำรวจ substrate แก้วและ TGV
Intel เทียบกับ TSMC, Samsung และ AMD อย่างไร Samsung มีแพลตฟอร์ม I-Cube สำหรับแพ็กเกจ 2.5D และ X-Cube สำหรับการซ้อนชิป 3D พร้อมเดินหน้าการเชื่อมต่อแบบ hybrid copper bonding และโครงการ substrate แก้วของตัวเอง อย่างไรก็ตาม ข้อมูลที่เปิดเผยต่อสาธารณะเกี่ยวกับแพ็กเกจระดับ reticle-scale ที่ใหญ่กว่า 4–6 เท่ายังมีจำกัด
AMD ใช้ CoWoS ของ TSMC เป็นหลักสำหรับชิปเร่งความเร็ว AI ตระกูล MI300/MI400 และใช้ Infinity Architecture สำหรับการเชื่อมต่อชิปเล็ต แต่ AMD ไม่ได้ดำเนินโรงงานแพ็กเกจของตัวเอง จึงอยู่ในบทบาทลูกค้าของผู้ผลิตแพ็กเกจมากกว่าจะเป็นคู่แข่งโดยตรงของ Intel ในด้านเทคโนโลยีการผลิตแพ็กเกจ
ตัวชี้วัด Intel ริโอแรนโช TSMC CoWoS ขนาดแพ็กเกจสูงสุดในปัจจุบัน 8 เท่าของ reticle หรือราว 7,000 ตร.มม. ราว 3.3 เท่าของ reticle หรือ interposer ราว 3,300 ตร.มม. แผนขยายขนาด มากกว่า 12 เท่าในปี 2028 และเป้าหมายสูงสุด 24 เท่า ขยายขนาดแบบค่อยเป็นค่อยไป bump pitch ที่ยืนยันแล้ว 36/35 ไมโครเมตรด้วย EMIB-T ราว 40–45 ไมโครเมตรบน CoWoS-L ความสามารถด้านความร้อน ตั้งเป้า 15–25 กิโลวัตต์สำหรับระบบหลายชิป สาธิตมากกว่า 2.6 กิโลวัตต์แล้ว substrate แก้ว สาธิตโครงสร้างแกนหนา 10-2-10 และตั้งเป้าการผลิตในช่วง 2026–2027 ตั้งเป้าการผลิตในช่วงครึ่งหลังของทศวรรษ
จุดขายของ Intel คือการมุ่งเป็นผู้นำด้านขนาดแพ็กเกจ พร้อมการควบคุมห่วงโซ่ตั้งแต่การออกแบบ โรงงานผลิต ไปจนถึงการประกอบแพ็กเกจ ส่วนจุดแข็งของ TSMC คือประสบการณ์ผลิตจำนวนมาก ระบบลูกค้าที่กว้าง และประสิทธิภาพการระบายความร้อนต่อพื้นที่ที่พิสูจน์แล้วในปัจจุบัน
ท้ายที่สุด EMIB-T ยังเป็นการเดิมพันระยะยาวมากกว่าคำตอบสำเร็จรูปสำหรับตลาด AI ทันที ความท้าทายจะอยู่ที่การเปลี่ยนการสาธิตและแผนงานให้กลายเป็นการผลิตจำนวนมากที่ได้ผลผลิตสูง เชื่อถือได้ และควบคุมต้นทุนได้ หากทำสำเร็จ Intel อาจมีทางเลือกสำหรับระบบ AI ที่ต้องการแพ็กเกจใหญ่เกินกว่าขนาดที่แพลตฟอร์ม CoWoS ในปัจจุบันรองรับได้อย่างมีประสิทธิภาพ
cyberogz.com Intel details U.S. advanced packaging push for larger AI ... 