เมื่อการแพ็กเกจชิปกลายเป็นคอขวดของ AI: TSMC เร่ง CoWoS ขณะที่ Intel ดัน EMIB-T

สำหรับชิป AI รุ่นใหม่ คอขวดไม่ได้อยู่แค่โรงงานผลิตเวเฟอร์อีกต่อไป แต่ไปอยู่ที่ขั้นตอนหลังไดตรรกะออกจากโรงงาน นั่นคือการนำไดประมวลผล หน่วยความจำแบนด์วิดท์สูง (HBM) ซับสเตรต และส่วนประกอบอื่นมารวมเป็นแพ็กเกจเดียว

มีรายงานอ้างนักวิเคราะห์ว่า TSMC วางแผนเพิ่มกำลังการแพ็กเกจขั้นสูง CoWoS จากราว 130,000 เวเฟอร์เทียบเท่าต่อเดือนในปี 2026 เป็นประมาณ 260,000 เวเฟอร์เทียบเท่าต่อเดือนภายในสิ้นปี 2028 โดยการขยายหลักอยู่ที่แคมปัสในรัฐแอริโซนาของสหรัฐฯ และโรงงาน AP7 ในไต้หวัน 78 อย่างไรก็ดี ตัวเลขนี้เป็นการประเมินจากนักวิเคราะห์และรายงานห่วงโซ่อุปทาน ไม่ใช่คำมั่นกำลังผลิตแบบละเอียดจาก TSMC ดังนั้นกำหนดเวลา สัดส่วนผลิตภัณฑ์ และผลผลิตจริงยังเปลี่ยนแปลงได้

เหตุใด CoWoS จึงเป็นคอขวดของชิป AI

CoWoS ย่อมาจาก Chip-on-Wafer-on-Substrate เป็นตระกูลเทคโนโลยีแพ็กเกจแบบ 2.5D สำหรับรวมไดคำนวณขนาดใหญ่หรือชิปเล็ต เข้ากับ HBM หลายสแต็กในแพ็กเกจเดียว การทำเช่นนี้ต้องมีการเชื่อมต่อระหว่างไดที่หนาแน่นมาก แบนด์วิดท์หน่วยความจำสูง ระบบจ่ายไฟที่รับภาระได้ และอัตราผลผลิตการผลิตที่เสถียร

กล่าวให้เห็นภาพ การผลิต GPU หรือชิปคำนวณได้หนึ่งชิ้นยังไม่เท่ากับมีสินค้าพร้อมส่งมอบ หากยังรวมชิปนั้นเข้ากับ HBM และแพ็กเกจขั้นสูงไม่ได้ กำลังการแพ็กเกจจึงกลายเป็นเพดานของจำนวนตัวเร่งความเร็ว AI ที่ส่งถึงลูกค้าได้ แม้กำลังผลิตเวเฟอร์จะมีอยู่ก็ตาม

อุปสงค์ยังกระจุกตัวอย่างมากด้วย การวิเคราะห์ของ Epoch AI ระบุว่าในปี 2025 NVIDIA, Google, AMD และ Amazon ใช้กำลัง CoWoS และอุปทาน HBM รวมกันเกิน 90% ของโลกเมื่อคิดตามมูลค่า แต่ใช้สัดส่วนการผลิตไดตรรกะระดับสูงเพียงราว 12% 35 ขณะเดียวกัน TrendForce ระบุว่าภาวะตึงตัวของ CoWoS ลามไปถึงเครื่องมือผลิต ซับสเตรต วัสดุแพ็กเกจ และชิ้นส่วนสำคัญอื่น ๆ 39

ผลคือผู้เล่นรายใหญ่ที่จองกำลังผลิตล่วงหน้าสามารถกำหนดการจัดสรรได้มากขึ้น ส่วนผู้พัฒนาชิป AI รายเล็กหรือโครงการชิปแบบสั่งทำใหม่อาจต้องเผชิญรอบเวลาจัดซื้อและการรับรองกระบวนการที่ยาวนานกว่า

TSMC เพิ่มกำลังมาก แต่ตัวเลขคาดการณ์ยังไม่ตรงกัน

เป้าหมาย 260,000 เวเฟอร์เทียบเท่าต่อเดือนในปลายปี 2028 ถือเป็นตัวเลขเชิงรุกเมื่อเทียบกับคาดการณ์อื่น Mizuho ประเมินกำลัง CoWoS ที่ 140,000 หน่วยต่อเดือนในปี 2026 และ 190,000–200,000 หน่วยในปี 2027 ขณะที่อีกรายงานหนึ่งประเมินไว้ราว 220,000 หน่วยต่อเดือนในปลายปี 2028 64

ความต่างนี้สำคัญ เพราะเป็นค่าประเมินจากนักวิเคราะห์และห่วงโซ่อุปทาน ซึ่งอาจนิยามชนิดของ CoWoS การผลิตจ้างภายนอก อัตราผลผลิต และวิธีแปลงเป็นเวเฟอร์เทียบเท่าไม่เหมือนกัน สิ่งที่ยืนยันได้มากกว่าตัวเลขใดตัวเลขหนึ่งคือ TSMC และระบบนิเวศกำลังขยายตัวเร็ว แต่ความต้องการแพ็กเกจสำหรับ AI ก็พุ่งขึ้นเร็วเช่นกัน

TSMC กำลังก่อสร้างกำลังแพ็กเกจขั้นสูงในแอริโซนา ควบคู่กับการเพิ่มโรงงานในไต้หวัน อย่างไรก็ตาม การแพ็กเกจขั้นสูงในปัจจุบันยังรวมศูนย์อยู่ในเอเชียเป็นส่วนใหญ่ และโครงการในสหรัฐฯ เป็นส่วนหนึ่งของการกระจายฐานผลิตระยะหลายปี มากกว่าจะเปลี่ยนโครงสร้างห่วงโซ่อุปทานที่มีไต้หวันเป็นศูนย์กลางได้ในทันที 40

EMIB-T ของ Intel ต่างจาก CoWoS อย่างไร

Intel ใช้แนวทางทางกายภาพที่ต่างออกไปด้วย EMIB หรือ Embedded Multi-die Interconnect Bridge แทนที่จะวางไดทั้งหมดบนอินเตอร์โพสเซอร์ซิลิคอนเต็มขนาด EMIB ฝัง “สะพาน” ซิลิคอนขนาดเล็กไว้ในซับสเตรตอินทรีย์ เฉพาะตำแหน่งที่ไดข้างเคียงต้องเชื่อมต่อความหนาแน่นและความเร็วสูง 1725

รุ่น EMIB-T เพิ่มช่องทางแนวตั้งผ่านซิลิคอน หรือ through-silicon vias ในตัวสะพาน Intel ระบุว่าช่องทางนี้ช่วยส่งไฟไปยังชิปโดยตรง แทนการเดินอ้อมสะพาน จึงช่วยเพิ่มประสิทธิภาพด้านพลังงานและการส่งสัญญาณในแพ็กเกจ AI ที่ซับซ้อน 25

ข้อแลกเปลี่ยนเชิงสถาปัตยกรรมสรุปได้ดังนี้

• CoWoS ใช้การรวมชิ้นส่วนบนอินเตอร์โพสเซอร์ขนาดใหญ่ เหมาะกับแพ็กเกจขนาดใหญ่มากและใช้แบนด์วิดท์สูง
• EMIB/EMIB-T ใช้สะพานเฉพาะจุด จึงลดปริมาณซิลิคอนอินเตอร์โพสเซอร์ที่ต้องใช้ และมีโอกาสต้นทุนต่ำกว่า หากอัตราผลผลิตอยู่ในระดับเทียบเคียงกัน 17

Intel ระบุว่า EMIB-T มีแผนรองรับขนาดแพ็กเกจเกิน 12 เท่าของขนาดเรติเคิลภายในปี 2028 17 จึงอาจเป็นทางเลือกที่มีนัยสำคัญสำหรับระบบชิปเล็ตขนาดใหญ่มาก โดยเฉพาะชิปเร่ง AI แบบคัสตอมที่สามารถออกแบบผังแพ็กเกจให้เข้ากับโทโพโลยีแบบสะพานได้ตั้งแต่ต้น

แต่ EMIB-T ไม่ใช่สิ่งที่จะมาแทน CoWoS ได้อัตโนมัติ การเลือกแพ็กเกจผูกกับการจัดวาง HBM ผังได งบพลังงาน การระบายความร้อน ข้อกำหนดอินเตอร์คอนเน็กต์ แผนซอฟต์แวร์ และการรับรองผู้ผลิต ลูกค้าที่ออกแบบชิปรอบแพลตฟอร์มหนึ่งแล้วอาจไม่สามารถเปลี่ยนไปใช้อีกแพลตฟอร์มได้ในช่วงท้ายของรอบผลิตภัณฑ์

ผลต่อห่วงโซ่อุปทานชิป AI

กำลังแพ็กเกจกลายเป็นทรัพยากรเชิงยุทธศาสตร์

บริษัทชิป AI ต้องจองมากกว่าเวเฟอร์บนโหนดการผลิตชั้นนำ พวกเขาต้องเข้าถึง HBM ซับสเตรต การทดสอบ การประกอบ และกำลังแพ็กเกจในช่วงเวลาที่สอดประสานกัน ภาวะขาดแคลน CoWoS ทำให้การจัดสรรแพ็กเกจสามารถกำหนดจำนวนผลิตและกำหนดเปิดตัวสินค้าได้พอ ๆ กับการเข้าถึงโหนดตรรกะขั้นสูง 3539

นั่นผลักให้เกิดการออกแบบร่วมกับผู้ให้บริการแพ็กเกจตั้งแต่ต้น และการจองกำลังผลิตระยะยาว ผู้ให้บริการแพ็กเกจจึงไม่ใช่เพียงขั้นตอนสุดท้ายของการผลิต แต่เป็นหุ้นส่วนสำคัญด้านสถาปัตยกรรมและการวางแผนอุปทาน

ห่วงโซ่อุปทานกระจายตัวขึ้น แต่ไต้หวันยังเป็นแกนหลัก

กำลังของ TSMC ในแอริโซนาและงานแพ็กเกจขั้นสูงของ Intel ในสหรัฐฯ เพิ่มทางเลือกด้านภูมิศาสตร์ Intel วาง EMIB ไว้ในแพลตฟอร์มแพ็กเกจขั้นสูงของสหรัฐฯ ขณะที่ TSMC กำลังก่อสร้างโรงงานแพ็กเกจขั้นสูงแห่งแรกในแอริโซนา 2540

แต่สิ่งนี้ช่วยลดการกระจุกตัวได้เพียงบางส่วน การสร้างทางเลือกที่ผ่านการรับรองไม่ได้หมายถึงมีเพียงพื้นที่โรงงาน ต้องมีความพร้อมของกระบวนการ อัตราผลผลิต วัสดุ การรวม HBM การทดสอบ และการยืนยันจากลูกค้าด้วย ไต้หวันจึงยังมีบทบาทสำคัญต่อการแพ็กเกจขั้นสูงปริมาณมาก

Intel, ผู้รับจ้าง OSAT และผู้ผลิตหน่วยความจำมีอำนาจต่อรองมากขึ้น

ข้อจำกัดของ CoWoS เปิดช่องให้ Intel Foundry เสนอความสามารถด้านแพ็กเกจแยกจากโรงงานผลิตไดตรรกะที่ลูกค้าเลือกใช้ได้ EMIB-T เป็นตัวเลือกที่มีความแตกต่างเชิงสถาปัตยกรรม ไม่ใช่การทำ CoWoS ซ้ำแบบเดียวกัน 1725

พร้อมกันนั้น ผู้ให้บริการประกอบและทดสอบชิปภายนอก หรือ OSAT ผู้ผลิตซับสเตรต และผู้ผลิต HBM จะมีความสำคัญเชิงกลยุทธ์มากขึ้น เพราะคอขวดไม่ได้อยู่ที่สายการผลิตแพ็กเกจเพียงจุดเดียว แต่ทอดยาวผ่านปัจจัยนำเข้าหลายส่วนที่พึ่งพากัน 39

ภาพที่น่าจะเห็นก่อนสิ้นทศวรรษ

ผลลัพธ์ที่เป็นไปได้มากกว่าการที่ CoWoS หายไป หรือ EMIB-T ชนะทุกโครงการ คือ ตลาดแพ็กเกจขั้นสูงที่แบ่งตามลักษณะงานมากขึ้น

• CoWoS ยังคงสำคัญกับแพ็กเกจตัวเร่งความเร็วขนาดใหญ่ที่สุดและต้องการแบนด์วิดท์สูง
• EMIB-T อาจเหมาะกับการออกแบบที่ได้ประโยชน์จากสะพานเฉพาะจุด การส่งไฟแบบทางเลือก และการใช้ซิลิคอนอินเตอร์โพสเซอร์น้อยลง
• การรวมชิปแบบ 3D และแพ็กเกจระดับแผง (panel-level packaging) น่าจะได้รับความสนใจเพิ่มขึ้นตามขนาดแพ็กเกจ จำนวน HBM ความต้องการพลังงาน และต้นทุนที่สูงขึ้น

TSMC มีรายงานว่ากำลังเดินหน้าสู่ CoPoS ซึ่งเป็นแพ็กเกจระดับแผง โดยตลาดเคยคาดการเร่งกำลังผลิตราวปี 2028–2029 แต่รายงานในเวลาต่อมาเสนอกรอบเวลาที่อาจช้ากว่านั้น 912 ความไม่แน่นอนนี้สะท้อนโจทย์หลักของอุตสาหกรรม: แผนเทคโนโลยีแพ็กเกจกำลังก้าวหน้าอย่างรวดเร็ว แต่วันผลิตเชิงพาณิชย์ขึ้นอยู่กับความพร้อมในการผลิตจริงพอ ๆ กับความทะเยอทะยานด้านการออกแบบ

บทเรียนเชิงปฏิบัติสำหรับผู้ซื้อชิป AI จึงชัดเจน: การจัดหาพลังประมวลผลชั้นนำไม่ได้จบที่การจองเวเฟอร์อีกแล้ว ความสามารถในการจอง รับรอง และขยายกำลังแพ็กเกจขั้นสูงได้ กลายเป็นส่วนหนึ่งของความได้เปรียบในการแข่งขันไปแล้ว