สำหรับโหนดที่ล้ำสมัยที่สุดอย่าง SF2P นั้น พอร์ตโฟลิโอ IP มีความครอบคลุมและประสิทธิภาพสูงเป็นพิเศษ ประกอบด้วย:

• High-speed SerDes (วงจรเชื่อมต่อความเร็วสูง)
• PCIe และ UCIe (Universal Chiplet Interconnect Express) ซึ่งเป็นมาตรฐานการเชื่อมต่อสำหรับการออกแบบแบบชิพเพล็ต
• อินเทอร์เฟซหน่วยความจำหลักๆ อย่าง LPDDR6/5x, GDDR7 และ DDR5

ส่วนโหนด SF4X ก็ได้รับพอร์ตโฟลิโอที่แข็งแกร่งแยกต่างหาก ซึ่งรวมถึง LPDDR6/5x-14.4G, GDDR7-36G, DDR5-9600 และ PCIe 6.0/5.0/CXL 3.2 ตอกย้ำความกว้างขวางของความร่วมมือนี้

การผนวกกำลังจาก Nvidia: NVLink-C2C และ CUDA-X

รายละเอียดที่โดดเด่นจากการประกาศในงาน SAFE 2026 คือการรวมเทคโนโลยีของ Nvidia เข้ามาในขั้นตอนการออกแบบร่วมกันอย่างชัดเจน ความร่วมมือในครั้งนี้ได้นำ NVIDIA NVLink-C2C ซึ่งเป็นอินเตอร์คอนเน็กต์ความเร็วสูงระหว่างชิปที่มีความหน่วงต่ำ เข้ามาใช้โดยตรงในขั้นตอนการออกแบบ EDA (Electronic Design Automation) และ SDA (System Design and Analysis) ของ Cadence สำหรับกระบวนการ SF2P ของ Samsung โดยทำงานควบคู่กับ CUDA-X ซึ่งเป็นไลบรารีที่เร่งความเร็วด้วย GPU เพื่อเพิ่มประสิทธิภาพขั้นตอนการออกแบบทั้งหมดสำหรับ Agentic AI และสถาปัตยกรรม AI ยุคใหม่

การรวมเทคโนโลยีของ Nvidia เข้ามาถือเป็นกลยุทธ์ที่ชาญฉลาด ปัจจุบัน Nvidia กำลังใช้ประโยชน์จากแพลตฟอร์มที่รวมกันระหว่าง Cadence และ Samsung นี้ เพื่อปรับแต่งสถาปัตยกรรม AI และอินเตอร์คอนเน็กต์แบนด์วิดท์สูงในอนาคตของตัวเอง นี่จึงเป็นวัฏจักรที่เอื้อประโยชน์ซึ่งกันและกัน โดยระบบนิเวศของเครื่องมือออกแบบจะถูกทดสอบและพิสูจน์ความแข็งแกร่งจากหนึ่งในบริษัทฮาร์ดแวร์ AI ที่เข้มงวดที่สุดในโลก ทำให้ลูกค้ารายอื่นๆ มั่นใจได้ว่าได้รับแพลตฟอร์มที่ผ่านการพิสูจน์แล้วบนโรดแมปซิลิคอนที่ดุดันที่สุด

ขยายขีดจำกัดของ AI ด้วย 3D-IC และ 3D Cube-H

เมื่อการย่อขนาดชิปกลายเป็นเรื่องท้าทายมากขึ้น การก้าวเข้าสู่มิติที่สามจึงเป็นสิ่งสำคัญ Cadence กำลังส่งมอบขั้นตอนการออกแบบอ้างอิงที่ผ่านการรับรองอย่างสมบูรณ์ (fully certified reference flow) สำหรับเทคโนโลยีแพ็กเกจจิ้งขั้นสูง 3D Cube-H ของ Samsung ซึ่งไม่ใช่แค่รายการบนโรดแมปทางทฤษฎี แต่เป็นชุดเครื่องมือที่พร้อมสำหรับการผลิตจริง เพื่อรับมือกับความท้าทายในการออกแบบทางกายภาพที่ยากที่สุด:

• การรองรับ Hybrid Copper Bonding (HCB) สำหรับการเชื่อมต่อในแนวดิ่งที่มีความหนาแน่นสูงเป็นพิเศษ
• การเดินเส้นทางอัตโนมัติบนซิลิคอนอินเทอร์โพเซอร์ (Silicon interposer auto-routing) สำหรับการรวมชิพเพล็ตที่ซับซ้อนหลายตัว
• ห่วงโซ่เครื่องมือที่ผสานรวมกัน อย่าง Integrity 3D-IC Platform, Innovus, Voltus และ Pegasus สำหรับทุกขั้นตอนตั้งแต่การวางผัง (floorplanning) การนำไปใช้ (implementation) ไปจนถึงการตรวจสอบทางกายภาพและการเซ็นรับรอง (physical verification and signoff)

ขั้นตอนการออกแบบที่ผ่านการรับรองนี้จัดการกับอุปสรรคในทางปฏิบัติของการออกแบบ 3D-IC โดยตรง ด้วยการเพิ่มประสิทธิภาพเฉพาะทางสำหรับความสมบูรณ์ของกำลังไฟฟ้า (power integrity) การวิเคราะห์ความร้อนและการบิดงอ (thermal and warpage analysis) และการปรับแต่งกำลังไฟฟ้าส่วนเกิน (glitch power optimization) ซึ่งสิ่งเหล่านี้คือข้อกังวลหลักในการเซ็นรับรองที่อาจทำให้การส่งมอบเทปเอาต์ (tape-outs) ของแพ็คเกจแบบหลายชิ้นส่วนที่ล้ำสมัยเกิดความล่าช้าได้

Ambarella: ลูกค้า Edge AI 2nm เจ้าแรก

ความร่วมมือครั้งนี้มีลูกค้าที่เปิดเผยชื่อแล้วว่ากำลังนำแพลตฟอร์มไปทดสอบใช้งานจริง นั่นคือ Ambarella ผู้นำด้านโปรเซสเซอร์วิชันสำหรับ Edge AI ซึ่งเป็นผู้เริ่มต้นใช้งานระบบนิเวศนี้ในเชิงพาณิชย์ตั้งแต่เนิ่นๆ บริษัทกำลังพัฒนา แพลตฟอร์ม Edge AI 2nm เจนเนอเรชั่นถัดไป สำหรับการใช้งานในวิทยาการหุ่นยนต์ (robotics), โดรน, เครื่องจักรอัตโนมัติ (autonomous machines) และการตรวจจับขั้นสูง (advanced sensing)

Ambarella กำลังนำ IP อย่าง PCIe 5.0 ของ Cadence ไปใช้งานบนโหนด SF2P และได้ระบุต่อสาธารณะว่าความร่วมมือนี้จำเป็นอย่างยิ่งต่อการจัดการกับความซับซ้อนอย่างมีนัยสำคัญในการออกแบบ การตรวจสอบ และการผลิต ซึ่งเป็นลักษณะเฉพาะของโหนดขั้นสูงนี้ การเลือกใช้เทคโนโลยี 2nm สำหรับการใช้งาน Edge AI แทนที่จะเป็นเพียงแค่ GPU ขนาดใหญ่สำหรับศูนย์ข้อมูล นับเป็นสัญญาณที่ชัดเจนว่าแพลตฟอร์ม SF2P กำลังถูกวางตำแหน่งให้รองรับประสิทธิภาพและกำลังไฟฟ้าที่หลากหลาย

ภาพรวม: การแข่งขันเพื่อเป็นหนึ่งในโครงสร้างพื้นฐาน AI

การประกาศในงาน SAFE 2026 ภายใต้หัวข้อ "ศูนย์รวมแห่งปัญญาบนซิลิคอน (The Nexus for Silicon Intelligence)" คือการตอบสนองโดยตรงต่อความต้องการที่พุ่งสูงขึ้นของโครงสร้างพื้นฐาน AI และ Physical AI ครอบคลุมทั้งศูนย์ข้อมูล อุปกรณ์เอดจ์ และระบบอัจฉริยะ ทั้ง Cadence และ Samsung ต่างมองว่าความร่วมมือนี้เป็นหนทางที่จะช่วยให้ลูกค้าสามารถส่งมอบระบบ AI และ HPC (High-Performance Computing) ยุคต่อไปได้เร็วขึ้น โดยมอบแพลตฟอร์มที่พร้อมเซ็นรับรองและผ่านการพิสูจน์การผลิตแล้ว ซึ่งรวมเอาเทคโนโลยีการผลิตที่ล้ำสมัย การผสานรวม 3D-IC และขั้นตอนการออกแบบที่เร่งความเร็วด้วย GPU เข้าไว้ด้วยกัน

ด้วยการผสานรวม IP, เครื่องมือ EDA, อินเตอร์คอนเน็กต์ของ Nvidia และแพ็กเกจจิ้งขั้นสูงเข้าเป็นขั้นตอนการออกแบบที่ผ่านการรับรองเดียวอย่างแนบแน่น Cadence และ Samsung กำลังขจัดความเสี่ยงที่กระจัดกระจาย ซึ่งมักเป็นอุปสรรคต่อการเริ่มใช้งานโหนดใหม่ๆ ก่อนใคร ความร่วมมือนี้ได้วางตำแหน่งให้ Samsung Foundry เป็นทางเลือกที่แข็งแกร่งในการแข่งขันด้านเทคโนโลยี 2nm ด้วยการมอบระบบนิเวศแบบเบ็ดเสร็จที่พร้อมแข่งขันโดยตรงกับงานดีไซน์ซิลิคอนสำหรับ AI ในยุคต่อไป

สำหรับโหนดที่ล้ำสมัยที่สุดอย่าง SF2P นั้น พอร์ตโฟลิโอ IP มีความครอบคลุมและประสิทธิภาพสูงเป็นพิเศษ ประกอบด้วย:

• High-speed SerDes (วงจรเชื่อมต่อความเร็วสูง)
• PCIe และ UCIe (Universal Chiplet Interconnect Express) ซึ่งเป็นมาตรฐานการเชื่อมต่อสำหรับการออกแบบแบบชิพเพล็ต
• อินเทอร์เฟซหน่วยความจำหลักๆ อย่าง LPDDR6/5x, GDDR7 และ DDR5

ส่วนโหนด SF4X ก็ได้รับพอร์ตโฟลิโอที่แข็งแกร่งแยกต่างหาก ซึ่งรวมถึง LPDDR6/5x-14.4G, GDDR7-36G, DDR5-9600 และ PCIe 6.0/5.0/CXL 3.2 ตอกย้ำความกว้างขวางของความร่วมมือนี้

การผนวกกำลังจาก Nvidia: NVLink-C2C และ CUDA-X

รายละเอียดที่โดดเด่นจากการประกาศในงาน SAFE 2026 คือการรวมเทคโนโลยีของ Nvidia เข้ามาในขั้นตอนการออกแบบร่วมกันอย่างชัดเจน ความร่วมมือในครั้งนี้ได้นำ NVIDIA NVLink-C2C ซึ่งเป็นอินเตอร์คอนเน็กต์ความเร็วสูงระหว่างชิปที่มีความหน่วงต่ำ เข้ามาใช้โดยตรงในขั้นตอนการออกแบบ EDA (Electronic Design Automation) และ SDA (System Design and Analysis) ของ Cadence สำหรับกระบวนการ SF2P ของ Samsung โดยทำงานควบคู่กับ CUDA-X ซึ่งเป็นไลบรารีที่เร่งความเร็วด้วย GPU เพื่อเพิ่มประสิทธิภาพขั้นตอนการออกแบบทั้งหมดสำหรับ Agentic AI และสถาปัตยกรรม AI ยุคใหม่

การรวมเทคโนโลยีของ Nvidia เข้ามาถือเป็นกลยุทธ์ที่ชาญฉลาด ปัจจุบัน Nvidia กำลังใช้ประโยชน์จากแพลตฟอร์มที่รวมกันระหว่าง Cadence และ Samsung นี้ เพื่อปรับแต่งสถาปัตยกรรม AI และอินเตอร์คอนเน็กต์แบนด์วิดท์สูงในอนาคตของตัวเอง นี่จึงเป็นวัฏจักรที่เอื้อประโยชน์ซึ่งกันและกัน โดยระบบนิเวศของเครื่องมือออกแบบจะถูกทดสอบและพิสูจน์ความแข็งแกร่งจากหนึ่งในบริษัทฮาร์ดแวร์ AI ที่เข้มงวดที่สุดในโลก ทำให้ลูกค้ารายอื่นๆ มั่นใจได้ว่าได้รับแพลตฟอร์มที่ผ่านการพิสูจน์แล้วบนโรดแมปซิลิคอนที่ดุดันที่สุด

ขยายขีดจำกัดของ AI ด้วย 3D-IC และ 3D Cube-H

เมื่อการย่อขนาดชิปกลายเป็นเรื่องท้าทายมากขึ้น การก้าวเข้าสู่มิติที่สามจึงเป็นสิ่งสำคัญ Cadence กำลังส่งมอบขั้นตอนการออกแบบอ้างอิงที่ผ่านการรับรองอย่างสมบูรณ์ (fully certified reference flow) สำหรับเทคโนโลยีแพ็กเกจจิ้งขั้นสูง 3D Cube-H ของ Samsung ซึ่งไม่ใช่แค่รายการบนโรดแมปทางทฤษฎี แต่เป็นชุดเครื่องมือที่พร้อมสำหรับการผลิตจริง เพื่อรับมือกับความท้าทายในการออกแบบทางกายภาพที่ยากที่สุด:

• การรองรับ Hybrid Copper Bonding (HCB) สำหรับการเชื่อมต่อในแนวดิ่งที่มีความหนาแน่นสูงเป็นพิเศษ
• การเดินเส้นทางอัตโนมัติบนซิลิคอนอินเทอร์โพเซอร์ (Silicon interposer auto-routing) สำหรับการรวมชิพเพล็ตที่ซับซ้อนหลายตัว
• ห่วงโซ่เครื่องมือที่ผสานรวมกัน อย่าง Integrity 3D-IC Platform, Innovus, Voltus และ Pegasus สำหรับทุกขั้นตอนตั้งแต่การวางผัง (floorplanning) การนำไปใช้ (implementation) ไปจนถึงการตรวจสอบทางกายภาพและการเซ็นรับรอง (physical verification and signoff)

ขั้นตอนการออกแบบที่ผ่านการรับรองนี้จัดการกับอุปสรรคในทางปฏิบัติของการออกแบบ 3D-IC โดยตรง ด้วยการเพิ่มประสิทธิภาพเฉพาะทางสำหรับความสมบูรณ์ของกำลังไฟฟ้า (power integrity) การวิเคราะห์ความร้อนและการบิดงอ (thermal and warpage analysis) และการปรับแต่งกำลังไฟฟ้าส่วนเกิน (glitch power optimization) ซึ่งสิ่งเหล่านี้คือข้อกังวลหลักในการเซ็นรับรองที่อาจทำให้การส่งมอบเทปเอาต์ (tape-outs) ของแพ็คเกจแบบหลายชิ้นส่วนที่ล้ำสมัยเกิดความล่าช้าได้

Ambarella: ลูกค้า Edge AI 2nm เจ้าแรก

ความร่วมมือครั้งนี้มีลูกค้าที่เปิดเผยชื่อแล้วว่ากำลังนำแพลตฟอร์มไปทดสอบใช้งานจริง นั่นคือ Ambarella ผู้นำด้านโปรเซสเซอร์วิชันสำหรับ Edge AI ซึ่งเป็นผู้เริ่มต้นใช้งานระบบนิเวศนี้ในเชิงพาณิชย์ตั้งแต่เนิ่นๆ บริษัทกำลังพัฒนา แพลตฟอร์ม Edge AI 2nm เจนเนอเรชั่นถัดไป สำหรับการใช้งานในวิทยาการหุ่นยนต์ (robotics), โดรน, เครื่องจักรอัตโนมัติ (autonomous machines) และการตรวจจับขั้นสูง (advanced sensing)

Ambarella กำลังนำ IP อย่าง PCIe 5.0 ของ Cadence ไปใช้งานบนโหนด SF2P และได้ระบุต่อสาธารณะว่าความร่วมมือนี้จำเป็นอย่างยิ่งต่อการจัดการกับความซับซ้อนอย่างมีนัยสำคัญในการออกแบบ การตรวจสอบ และการผลิต ซึ่งเป็นลักษณะเฉพาะของโหนดขั้นสูงนี้ การเลือกใช้เทคโนโลยี 2nm สำหรับการใช้งาน Edge AI แทนที่จะเป็นเพียงแค่ GPU ขนาดใหญ่สำหรับศูนย์ข้อมูล นับเป็นสัญญาณที่ชัดเจนว่าแพลตฟอร์ม SF2P กำลังถูกวางตำแหน่งให้รองรับประสิทธิภาพและกำลังไฟฟ้าที่หลากหลาย

ภาพรวม: การแข่งขันเพื่อเป็นหนึ่งในโครงสร้างพื้นฐาน AI

การประกาศในงาน SAFE 2026 ภายใต้หัวข้อ "ศูนย์รวมแห่งปัญญาบนซิลิคอน (The Nexus for Silicon Intelligence)" คือการตอบสนองโดยตรงต่อความต้องการที่พุ่งสูงขึ้นของโครงสร้างพื้นฐาน AI และ Physical AI ครอบคลุมทั้งศูนย์ข้อมูล อุปกรณ์เอดจ์ และระบบอัจฉริยะ ทั้ง Cadence และ Samsung ต่างมองว่าความร่วมมือนี้เป็นหนทางที่จะช่วยให้ลูกค้าสามารถส่งมอบระบบ AI และ HPC (High-Performance Computing) ยุคต่อไปได้เร็วขึ้น โดยมอบแพลตฟอร์มที่พร้อมเซ็นรับรองและผ่านการพิสูจน์การผลิตแล้ว ซึ่งรวมเอาเทคโนโลยีการผลิตที่ล้ำสมัย การผสานรวม 3D-IC และขั้นตอนการออกแบบที่เร่งความเร็วด้วย GPU เข้าไว้ด้วยกัน

ด้วยการผสานรวม IP, เครื่องมือ EDA, อินเตอร์คอนเน็กต์ของ Nvidia และแพ็กเกจจิ้งขั้นสูงเข้าเป็นขั้นตอนการออกแบบที่ผ่านการรับรองเดียวอย่างแนบแน่น Cadence และ Samsung กำลังขจัดความเสี่ยงที่กระจัดกระจาย ซึ่งมักเป็นอุปสรรคต่อการเริ่มใช้งานโหนดใหม่ๆ ก่อนใคร ความร่วมมือนี้ได้วางตำแหน่งให้ Samsung Foundry เป็นทางเลือกที่แข็งแกร่งในการแข่งขันด้านเทคโนโลยี 2nm ด้วยการมอบระบบนิเวศแบบเบ็ดเสร็จที่พร้อมแข่งขันโดยตรงกับงานดีไซน์ซิลิคอนสำหรับ AI ในยุคต่อไป