แพลตฟอร์ม Rubin เน้นการรวมชิปเล็ตหลายตัวเข้ากับหน่วยความจำ HBM ส่วน Feynman มีข่าวว่าจะผลักแนวทางนี้ไปอีกขั้น ด้วยการเพิ่มสัดส่วนชิปเล็ตที่ซ้อนกันในแนวตั้งผ่านเทคโนโลยี SoIC ของ TSMC พร้อมใช้ HBM แบบสั่งทำและออปติกร่วมแพ็กเกจ หรือ CPO
กระบวนการผลิตที่ถูกอ้างถึงคือ A16 ของ TSMC ซึ่งในรายงานอธิบายว่าเป็นกระบวนการระดับ 2 นาโนเมตรที่ปรับปรุงแล้ว หรืออยู่ในกลุ่มระดับ 1.6 นาโนเมตร ดังนั้น Feynman อาจข้ามตระกูล N2 และกระโดดไปใช้ A16 โดยตรง แทนที่จะใช้ N2 เป็นรุ่นกลาง
การผสมผสานดังกล่าวอาจช่วยเพิ่มความหนาแน่นของวงจร และช่วยรับมือกับข้อจำกัดด้านพลังงานและความสมบูรณ์ของสัญญาณในคลัสเตอร์ AI ขนาดใหญ่มาก แต่แหล่งข้อมูลที่มีอยู่ยังไม่มีตัวเลขประสิทธิภาพสุดท้ายที่ตรวจสอบยืนยันได้ จึงไม่ควรถือว่าตัวเลขแบนด์วิดท์หรือประสิทธิภาพเฉพาะของ Feynman เป็นข้อมูลผลิตภัณฑ์ที่ยืนยันแล้ว
ความต้องการของ Feynman ไม่ได้หมายถึงการเพิ่มจำนวนแผ่นเวเฟอร์สำหรับผลิตวงจรขั้นสูงเท่านั้น TSMC จำเป็นต้องประสานงานการผลิตหลายชั้นพร้อมกัน ได้แก่
นัยสำคัญเชิงกลยุทธ์คือ กำลังการผลิตแพ็กเกจอาจมีความสำคัญต่อแผนงานของ Nvidia ไม่แพ้กำลังการผลิตทรานซิสเตอร์ โรงงานสามารถผลิตวงจรลอจิกขั้นสูงได้ แต่แพลตฟอร์ม AI ที่สมบูรณ์ยังต้องอาศัยการประกอบได ชิป หน่วยความจำ และการเชื่อมต่อออปติคัลให้มีผลได้ พลังงาน และความน่าเชื่อถืออยู่ในระดับที่เหมาะสม
รายงานห่วงโซ่อุปทานระบุว่า TSMC กำลังเร่งขยายแผนการผลิต SoIC โดยเป้าหมายเดิมที่ถูกอ้างถึงคือประมาณ 10,000–15,000 แผ่นเวเฟอร์ต่อเดือนในปี 2026 และเพิ่มเป็น 20,000 แผ่นต่อเดือนภายในสิ้นปีเดียวกัน ขณะที่เป้าหมายใหม่ที่มีรายงานออกมาคือประมาณ 50,000 แผ่นต่อเดือนภายในสิ้นปี 2027
หากเทียบกับเป้าหมาย 20,000 แผ่นต่อเดือน ณ สิ้นปี 2026 ตัวเลข 50,000 แผ่นจะเท่ากับการเพิ่มขึ้น 2.5 เท่าในปีถัดไป ความต้องการดังกล่าวมีรายงานว่าไม่ได้มาจาก Nvidia เพียงรายเดียว แต่ยังเชื่อมโยงกับ AMD และลูกค้ารายอื่นที่ต้องใช้แพ็กเกจขั้นสูง ดังนั้นกำลังการผลิตทั้งหมดจึงไม่จำเป็นต้องจัดสรรให้ Feynman โดยตรง
ตัวเลขเหล่านี้เป็นแผนงานที่มาจากรายงานอุตสาหกรรม ไม่ใช่ตัวเลขการจัดสรรกำลังการผลิตที่ Nvidia ยืนยันอย่างเป็นทางการ อีกทั้งยังเป็นกำลังการผลิตในระดับแผ่นเวเฟอร์ ไม่ใช่จำนวนระบบ Feynman สำเร็จรูป ผลผลิตจริงจะขึ้นอยู่กับขนาดได รูปแบบแพ็กเกจ อัตราผลได้ และการทดสอบปลายทาง
การก่อสร้างที่ถูกจับตาอยู่ที่โรงงาน AP7 ในเมืองเจียอี้ และ AP8 ใน Southern Taiwan Science Park ของ TSMC
AP7 ถูกอธิบายว่าเป็นโครงการทั้งหมด 8 ระยะ รายงานระบุว่าระยะแรกเริ่มมีการติดตั้งอุปกรณ์แล้ว ขณะที่ระยะถัดมาอยู่ในขั้นตอนขออนุญาตและวางแผนที่แตกต่างกันไป โรงงานแห่งนี้คาดว่าจะรองรับเทคโนโลยีแพ็กเกจขั้นสูงหลายประเภท เช่น SoIC, CoWoS และการผลิตที่เกี่ยวข้องกับ CPO โดยจะขึ้นอยู่กับความต้องการของลูกค้า
ส่วน AP8 ถูกวางแผนเป็น 3 ระยะ ได้แก่ P1 ถึง P3 โดยเน้นแพ็กเกจขั้นสูงอย่าง CoWoS รายงานสาธารณะที่มีอยู่ยังไม่มีวันเริ่มเดินเครื่องแยกตามระยะที่น่าเชื่อถือเพียงพอ จึงไม่ควรถือว่ากำหนดการก่อสร้างแต่ละช่วงเป็นเส้นตายการผลิตที่ยืนยันแล้ว
ประเด็นสำคัญคือเรื่องเวลา โรงงานแพ็กเกจและอุปกรณ์จำเป็นต้องวางแผนล่วงหน้าก่อนที่ชิปเร่งความเร็วรุ่นใหม่จะเข้าสู่การผลิตจำนวนมาก หาก Feynman ตั้งเป้าเริ่มผลิตในช่วงครึ่งหลังของปี 2028 การตัดสินใจด้านการรับรองเทคโนโลยีและกำลังการผลิตก็ต้องเกิดขึ้นก่อนหน้านั้นหลายปี
การเปลี่ยนผ่านระหว่างสองรุ่นไม่ได้เกิดขึ้นแบบรอให้รุ่นหนึ่งจบแล้วจึงเริ่มอีกรุ่นหนึ่ง Nvidia มีรายงานว่ากำลังเร่งการผลิต Vera Rubin ขณะเดียวกันก็โยกทรัพยากรด้านการวิจัยและห่วงโซ่อุปทานไปเตรียม Feynman โดยเอกสารผลิตภัณฑ์ของ Nvidia ระบุว่า Vera Rubin กำลังเข้าสู่การผลิตเต็มรูปแบบ ขณะที่รายงานอุตสาหกรรมวางเป้าหมายของ Feynman ไว้ในครึ่งหลังของปี 2028
การเดินหน้าแบบทับซ้อนกันนี้ช่วยให้ Nvidia รักษาจังหวะการออกผลิตภัณฑ์ได้ต่อเนื่อง โดยไม่ต้องรอให้รุ่นปัจจุบันสิ้นสุดก่อนเริ่มเตรียมรุ่นถัดไป แต่สำหรับ TSMC และซัพพลายเออร์ นั่นหมายถึงต้องรองรับความต้องการของ Rubin ในปัจจุบัน พร้อมกับรับรองกระบวนการผลิตใหม่ แพ็กเกจที่ซับซ้อนขึ้น ชิ้นส่วนออปติคัล และวัสดุที่เกี่ยวข้องสำหรับ Feynman
แพลตฟอร์ม Spectrum-X Ethernet Photonics ของ Nvidia เป็นตัวอย่างเบื้องต้นของทิศทางที่ Feynman มีข่าวว่าจะเดินตาม ผลิตภัณฑ์นี้รวมออปติกร่วมแพ็กเกจเข้ากับชิป ASIC สำหรับสวิตช์โดยตรง ทำให้ชิ้นส่วนออปติคัลอยู่ใกล้ซิลิคอนมากขึ้นและลดระยะทางที่สัญญาณความเร็วสูงต้องเดินทางผ่านการเชื่อมต่อไฟฟ้า Nvidia ระบุว่าแพลตฟอร์มดังกล่าวเข้าสู่การผลิตผ่านการออกแบบร่วมกับพันธมิตรตลอดระบบเซมิคอนดักเตอร์และระบบคอมพิวเตอร์
Nvidia อธิบายว่า Spectrum-X Ethernet Photonics เป็นระบบอีเทอร์เน็ต CPO ที่รองรับความเร็ว 200G ต่อเลน และมีแบนด์วิดท์รวมสูงสุด 409.6 Tb/s ในเอกสารผลิตภัณฑ์ โดยหน้าเว็บไซต์ของบริษัทระบุว่าจะวางจำหน่ายในช่วงครึ่งหลังของปี 2026 ขณะที่รายงานอุตสาหกรรมระบุว่ามีการส่งมอบให้พันธมิตรบางรายและกำลังขยับเข้าสู่การผลิตจำนวนมาก
ตามรายงาน ห่วงโซ่อุปทานดังกล่าวให้ TSMC รับบทผลิตชิ้นส่วนซิลิคอนโฟโตนิกส์ และให้ Foxconn รับผิดชอบการประกอบระบบสวิตช์สำเร็จรูป ส่วนพันธมิตรรายอื่นดูแลการแพ็กเกจระดับชิป การทดสอบ เลเซอร์ และชุดประกอบออปติคัล
CPO มีความสำคัญเพราะคลัสเตอร์ AI ขนาดใหญ่กำลังถูกจำกัดด้วยเครือข่ายระหว่างตัวเร่งประมวลผลมากขึ้น เมื่อระบบขยายตัว การใช้พลังงาน แบนด์วิดท์ ระยะทางของสัญญาณไฟฟ้า และความสมบูรณ์ของสัญญาณอาจกลายเป็นข้อจำกัดต่อประสิทธิภาพโดยรวม แม้ซิลิคอนประมวลผลจะเร็วขึ้นก็ตาม การรวมออปติคัลเข้ากับแพ็กเกจมีเป้าหมายช่วยแก้ปัญหาบางส่วนของการขยายระบบในแนวนอน แต่ปริมาณการผลิต ความทนทาน และการใช้งานจริงของลูกค้ายังคงเป็นบททดสอบสำคัญ
รายงานเกี่ยวกับ Feynman สะท้อนการเปลี่ยนแปลงในวิธีวางแผนกำลังการผลิตฮาร์ดแวร์ AI การตัดสินใจด้านผลิตภัณฑ์ของ Nvidia อาจส่งผลต่อการลงทุนของ TSMC ก่อนที่ผลิตภัณฑ์จะวางจำหน่าย เพราะแพลตฟอร์มนี้ต้องการการลงทุนที่ประสานกันทั้งด้านลอจิก การรวมหน่วยความจำ การซ้อนชิปสามมิติ แพ็กเกจออปติคัล อุปกรณ์ และการทดสอบ
ผลกระทบที่เห็นได้ชัดมี 3 ประการ
ดังนั้น Feynman จึงมีความหมายในฐานะสัญญาณของห่วงโซ่อุปทานพอ ๆ กับการเป็นชื่อชิปในอนาคต หากรายงานเหล่านี้ถูกต้อง Nvidia กำลังต้องการให้ TSMC ทำให้แพลตฟอร์มการผลิตหลายส่วนเติบโตไปพร้อมกัน ตั้งแต่ลอจิก A16 การซ้อนชิปด้วย SoIC การรวม HBM ไปจนถึงเครือข่าย CPO คอขวดถัดไปของ AI อาจจึงไม่ใช่เพียงการสร้างทรานซิสเตอร์ที่เล็กที่สุด แต่คือความสามารถในการประกอบและเชื่อมต่อระบบ AI ขนาดมหึมาให้ทำงานได้อย่างเสถียรในระดับอุตสาหกรรม
แพลตฟอร์ม Rubin เน้นการรวมชิปเล็ตหลายตัวเข้ากับหน่วยความจำ HBM ส่วน Feynman มีข่าวว่าจะผลักแนวทางนี้ไปอีกขั้น ด้วยการเพิ่มสัดส่วนชิปเล็ตที่ซ้อนกันในแนวตั้งผ่านเทคโนโลยี SoIC ของ TSMC พร้อมใช้ HBM แบบสั่งทำและออปติกร่วมแพ็กเกจ หรือ CPO
กระบวนการผลิตที่ถูกอ้างถึงคือ A16 ของ TSMC ซึ่งในรายงานอธิบายว่าเป็นกระบวนการระดับ 2 นาโนเมตรที่ปรับปรุงแล้ว หรืออยู่ในกลุ่มระดับ 1.6 นาโนเมตร ดังนั้น Feynman อาจข้ามตระกูล N2 และกระโดดไปใช้ A16 โดยตรง แทนที่จะใช้ N2 เป็นรุ่นกลาง
การผสมผสานดังกล่าวอาจช่วยเพิ่มความหนาแน่นของวงจร และช่วยรับมือกับข้อจำกัดด้านพลังงานและความสมบูรณ์ของสัญญาณในคลัสเตอร์ AI ขนาดใหญ่มาก แต่แหล่งข้อมูลที่มีอยู่ยังไม่มีตัวเลขประสิทธิภาพสุดท้ายที่ตรวจสอบยืนยันได้ จึงไม่ควรถือว่าตัวเลขแบนด์วิดท์หรือประสิทธิภาพเฉพาะของ Feynman เป็นข้อมูลผลิตภัณฑ์ที่ยืนยันแล้ว
ความต้องการของ Feynman ไม่ได้หมายถึงการเพิ่มจำนวนแผ่นเวเฟอร์สำหรับผลิตวงจรขั้นสูงเท่านั้น TSMC จำเป็นต้องประสานงานการผลิตหลายชั้นพร้อมกัน ได้แก่
นัยสำคัญเชิงกลยุทธ์คือ กำลังการผลิตแพ็กเกจอาจมีความสำคัญต่อแผนงานของ Nvidia ไม่แพ้กำลังการผลิตทรานซิสเตอร์ โรงงานสามารถผลิตวงจรลอจิกขั้นสูงได้ แต่แพลตฟอร์ม AI ที่สมบูรณ์ยังต้องอาศัยการประกอบได ชิป หน่วยความจำ และการเชื่อมต่อออปติคัลให้มีผลได้ พลังงาน และความน่าเชื่อถืออยู่ในระดับที่เหมาะสม
รายงานห่วงโซ่อุปทานระบุว่า TSMC กำลังเร่งขยายแผนการผลิต SoIC โดยเป้าหมายเดิมที่ถูกอ้างถึงคือประมาณ 10,000–15,000 แผ่นเวเฟอร์ต่อเดือนในปี 2026 และเพิ่มเป็น 20,000 แผ่นต่อเดือนภายในสิ้นปีเดียวกัน ขณะที่เป้าหมายใหม่ที่มีรายงานออกมาคือประมาณ 50,000 แผ่นต่อเดือนภายในสิ้นปี 2027
หากเทียบกับเป้าหมาย 20,000 แผ่นต่อเดือน ณ สิ้นปี 2026 ตัวเลข 50,000 แผ่นจะเท่ากับการเพิ่มขึ้น 2.5 เท่าในปีถัดไป ความต้องการดังกล่าวมีรายงานว่าไม่ได้มาจาก Nvidia เพียงรายเดียว แต่ยังเชื่อมโยงกับ AMD และลูกค้ารายอื่นที่ต้องใช้แพ็กเกจขั้นสูง ดังนั้นกำลังการผลิตทั้งหมดจึงไม่จำเป็นต้องจัดสรรให้ Feynman โดยตรง
ตัวเลขเหล่านี้เป็นแผนงานที่มาจากรายงานอุตสาหกรรม ไม่ใช่ตัวเลขการจัดสรรกำลังการผลิตที่ Nvidia ยืนยันอย่างเป็นทางการ อีกทั้งยังเป็นกำลังการผลิตในระดับแผ่นเวเฟอร์ ไม่ใช่จำนวนระบบ Feynman สำเร็จรูป ผลผลิตจริงจะขึ้นอยู่กับขนาดได รูปแบบแพ็กเกจ อัตราผลได้ และการทดสอบปลายทาง
การก่อสร้างที่ถูกจับตาอยู่ที่โรงงาน AP7 ในเมืองเจียอี้ และ AP8 ใน Southern Taiwan Science Park ของ TSMC
AP7 ถูกอธิบายว่าเป็นโครงการทั้งหมด 8 ระยะ รายงานระบุว่าระยะแรกเริ่มมีการติดตั้งอุปกรณ์แล้ว ขณะที่ระยะถัดมาอยู่ในขั้นตอนขออนุญาตและวางแผนที่แตกต่างกันไป โรงงานแห่งนี้คาดว่าจะรองรับเทคโนโลยีแพ็กเกจขั้นสูงหลายประเภท เช่น SoIC, CoWoS และการผลิตที่เกี่ยวข้องกับ CPO โดยจะขึ้นอยู่กับความต้องการของลูกค้า
ส่วน AP8 ถูกวางแผนเป็น 3 ระยะ ได้แก่ P1 ถึง P3 โดยเน้นแพ็กเกจขั้นสูงอย่าง CoWoS รายงานสาธารณะที่มีอยู่ยังไม่มีวันเริ่มเดินเครื่องแยกตามระยะที่น่าเชื่อถือเพียงพอ จึงไม่ควรถือว่ากำหนดการก่อสร้างแต่ละช่วงเป็นเส้นตายการผลิตที่ยืนยันแล้ว
ประเด็นสำคัญคือเรื่องเวลา โรงงานแพ็กเกจและอุปกรณ์จำเป็นต้องวางแผนล่วงหน้าก่อนที่ชิปเร่งความเร็วรุ่นใหม่จะเข้าสู่การผลิตจำนวนมาก หาก Feynman ตั้งเป้าเริ่มผลิตในช่วงครึ่งหลังของปี 2028 การตัดสินใจด้านการรับรองเทคโนโลยีและกำลังการผลิตก็ต้องเกิดขึ้นก่อนหน้านั้นหลายปี
การเปลี่ยนผ่านระหว่างสองรุ่นไม่ได้เกิดขึ้นแบบรอให้รุ่นหนึ่งจบแล้วจึงเริ่มอีกรุ่นหนึ่ง Nvidia มีรายงานว่ากำลังเร่งการผลิต Vera Rubin ขณะเดียวกันก็โยกทรัพยากรด้านการวิจัยและห่วงโซ่อุปทานไปเตรียม Feynman โดยเอกสารผลิตภัณฑ์ของ Nvidia ระบุว่า Vera Rubin กำลังเข้าสู่การผลิตเต็มรูปแบบ ขณะที่รายงานอุตสาหกรรมวางเป้าหมายของ Feynman ไว้ในครึ่งหลังของปี 2028
การเดินหน้าแบบทับซ้อนกันนี้ช่วยให้ Nvidia รักษาจังหวะการออกผลิตภัณฑ์ได้ต่อเนื่อง โดยไม่ต้องรอให้รุ่นปัจจุบันสิ้นสุดก่อนเริ่มเตรียมรุ่นถัดไป แต่สำหรับ TSMC และซัพพลายเออร์ นั่นหมายถึงต้องรองรับความต้องการของ Rubin ในปัจจุบัน พร้อมกับรับรองกระบวนการผลิตใหม่ แพ็กเกจที่ซับซ้อนขึ้น ชิ้นส่วนออปติคัล และวัสดุที่เกี่ยวข้องสำหรับ Feynman
แพลตฟอร์ม Spectrum-X Ethernet Photonics ของ Nvidia เป็นตัวอย่างเบื้องต้นของทิศทางที่ Feynman มีข่าวว่าจะเดินตาม ผลิตภัณฑ์นี้รวมออปติกร่วมแพ็กเกจเข้ากับชิป ASIC สำหรับสวิตช์โดยตรง ทำให้ชิ้นส่วนออปติคัลอยู่ใกล้ซิลิคอนมากขึ้นและลดระยะทางที่สัญญาณความเร็วสูงต้องเดินทางผ่านการเชื่อมต่อไฟฟ้า Nvidia ระบุว่าแพลตฟอร์มดังกล่าวเข้าสู่การผลิตผ่านการออกแบบร่วมกับพันธมิตรตลอดระบบเซมิคอนดักเตอร์และระบบคอมพิวเตอร์
Nvidia อธิบายว่า Spectrum-X Ethernet Photonics เป็นระบบอีเทอร์เน็ต CPO ที่รองรับความเร็ว 200G ต่อเลน และมีแบนด์วิดท์รวมสูงสุด 409.6 Tb/s ในเอกสารผลิตภัณฑ์ โดยหน้าเว็บไซต์ของบริษัทระบุว่าจะวางจำหน่ายในช่วงครึ่งหลังของปี 2026 ขณะที่รายงานอุตสาหกรรมระบุว่ามีการส่งมอบให้พันธมิตรบางรายและกำลังขยับเข้าสู่การผลิตจำนวนมาก
ตามรายงาน ห่วงโซ่อุปทานดังกล่าวให้ TSMC รับบทผลิตชิ้นส่วนซิลิคอนโฟโตนิกส์ และให้ Foxconn รับผิดชอบการประกอบระบบสวิตช์สำเร็จรูป ส่วนพันธมิตรรายอื่นดูแลการแพ็กเกจระดับชิป การทดสอบ เลเซอร์ และชุดประกอบออปติคัล
CPO มีความสำคัญเพราะคลัสเตอร์ AI ขนาดใหญ่กำลังถูกจำกัดด้วยเครือข่ายระหว่างตัวเร่งประมวลผลมากขึ้น เมื่อระบบขยายตัว การใช้พลังงาน แบนด์วิดท์ ระยะทางของสัญญาณไฟฟ้า และความสมบูรณ์ของสัญญาณอาจกลายเป็นข้อจำกัดต่อประสิทธิภาพโดยรวม แม้ซิลิคอนประมวลผลจะเร็วขึ้นก็ตาม การรวมออปติคัลเข้ากับแพ็กเกจมีเป้าหมายช่วยแก้ปัญหาบางส่วนของการขยายระบบในแนวนอน แต่ปริมาณการผลิต ความทนทาน และการใช้งานจริงของลูกค้ายังคงเป็นบททดสอบสำคัญ
รายงานเกี่ยวกับ Feynman สะท้อนการเปลี่ยนแปลงในวิธีวางแผนกำลังการผลิตฮาร์ดแวร์ AI การตัดสินใจด้านผลิตภัณฑ์ของ Nvidia อาจส่งผลต่อการลงทุนของ TSMC ก่อนที่ผลิตภัณฑ์จะวางจำหน่าย เพราะแพลตฟอร์มนี้ต้องการการลงทุนที่ประสานกันทั้งด้านลอจิก การรวมหน่วยความจำ การซ้อนชิปสามมิติ แพ็กเกจออปติคัล อุปกรณ์ และการทดสอบ
ผลกระทบที่เห็นได้ชัดมี 3 ประการ
ดังนั้น Feynman จึงมีความหมายในฐานะสัญญาณของห่วงโซ่อุปทานพอ ๆ กับการเป็นชื่อชิปในอนาคต หากรายงานเหล่านี้ถูกต้อง Nvidia กำลังต้องการให้ TSMC ทำให้แพลตฟอร์มการผลิตหลายส่วนเติบโตไปพร้อมกัน ตั้งแต่ลอจิก A16 การซ้อนชิปด้วย SoIC การรวม HBM ไปจนถึงเครือข่าย CPO คอขวดถัดไปของ AI อาจจึงไม่ใช่เพียงการสร้างทรานซิสเตอร์ที่เล็กที่สุด แต่คือความสามารถในการประกอบและเชื่อมต่อระบบ AI ขนาดมหึมาให้ทำงานได้อย่างเสถียรในระดับอุตสาหกรรม