ความมุ่งมั่นนี้มีความสำคัญเพราะมันช่วยแก้จุดอ่อนเรื้อรังในเรื่องเล่าของ Intel Foundry นั่นคือการขาดเรื่องราวความสำเร็จจากลูกค้าบุคคลที่สามที่มีชื่อเสียง เมื่อมี MediaTek เข้าร่วม EMIB-T ก็ถูกเปลี่ยนจากความอยากรู้อยากเห็นทางเทคนิคเป็นข้อเสนอเชิงพาณิชย์ที่น่าเชื่อถือ สร้างความมั่นใจให้เหล่า Hyperscaler และนักออกแบบชิปอื่นๆ กระจายซัพพลายเชนออกจากกำลังการผลิต CoWoS ของ TSMC ที่ถูกจองเต็ม
การเลือกระหว่าง EMIB-T ของ Intel และ CoWoS ของ TSMC เป็นการตัดสินใจทางสถาปัตยกรรมขั้นพื้นฐานที่ส่งผลต่อต้นทุน ความสามารถในการขยาย และการจ่ายพลังงาน หัวใจหลักของความแตกต่างอยู่ที่วิธีการเชื่อมต่อหน่วยประมวลผลย่อยหลายๆ ตัว (Compute Dies) และหน่วยความจำแบนด์วิธสูง (HBM)
CoWoS (Chip-on-Wafer-on-Substrate) ของ TSMC ใช้แผ่นซิลิคอนเชื่อมต่อสัญญาณ (Silicon Interposer) แบบพาสซีฟขนาดใหญ่เป็นฐานวางชิปทั้งหมด แผ่น interposer เต็มแผ่นนี้ทำหน้าที่เป็นทางด่วนข้อมูลที่มีความหนาแน่นสูงมาก พร้อมจุดเชื่อมต่อแนวตั้ง (TSVs) นับพันจุด ให้แบนด์วิธที่สูงมาก แต่ก็มาพร้อมต้นทุนที่มหาศาล ขนาดของ interposer นี้ถูกจำกัดด้วยขีดจำกัด reticle ของเครื่องลิโธกราฟี ซึ่งจำกัดขนาดแพ็คเกจสูงสุดและอาจส่งผลเสียต่อผลผลิตเมื่อความซับซ้อนเพิ่มขึ้น
EMIB-T (Embedded Multi-die Interconnect Bridge with Through-Silicon Vias) ของ Intel ใช้แนวทางที่แตกต่างโดยพื้นฐาน แทนที่จะใช้ interposer แบบชิ้นเดียว มันฝังสะพานซิลิคอนขนาดเล็กลงในเนื้อวัสดุของ Substrate โดยตรง เฉพาะจุดที่จำเป็นต้องเชื่อมต่อความเร็วสูงระหว่างชิปเฉพาะ วิธีนี้ช่วยลดการใช้แผ่นซิลิคอนขนาดใหญ่ราคาแพง ลดต้นทุนวัสดุ และทำให้แพ็คเกจมีขนาดใหญ่ขึ้นได้อย่างมหาศาล ใหญ่ได้ถึง 120x180 มม. สามารถรวม Bridge Dies ได้กว่า 38 ตัว และ Compute Chiplets ขนาดเท่า reticle ได้มากกว่า 12 ตัว เพราะแพ็คเกจไม่ได้ถูกจำกัดด้วย Retice ของ Interposer ตัวเดียว
การอัปเกรดที่สำคัญใน EMIB-T เหนือกว่า EMIB รุ่นดั้งเดิมของ Intel คือการนำ Through-Silicon Vias (TSVs) หรือการเชื่อมต่อแนวตั้งทะลุซิลิคอน มาใช้ภายในตัวสะพาน ในขณะที่ EMIB รุ่นเก่าเดินสัญญาณอ้อมสะพาน EMIB-T จะเดินสัญญาณทะลุผ่านมัน ซึ่งช่วยปรับปรุงคุณภาพสัญญาณและการจ่ายพลังงานได้อย่างมาก โดยลดความต้านทานลงมากกว่า 30% เมื่อเทียบกับเส้นทางจ่ายไฟแบบคานยื่นแบบเก่า เทคโนโลยีนี้ยังรวมตัวเก็บประจุ MIM กำลังสูง ทำให้เหมาะกับความต้องการด้านการจ่ายพลังงานของหน่วยความจำระดับ HBM4 มากขึ้น
โดยสรุป CoWoS ให้ความสำคัญกับแบนด์วิธสูงสุดผ่าน interposer แบบรวมศูนย์ราคาสูง ในขณะที่ EMIB-T นำเสนอสถาปัตยกรรมที่เป็นโมดูล มีต้นทุนที่ถูกกว่าอย่างมีศักยภาพ และปรับขยายได้มหาศาล แต่แลกมากับความสมบูรณ์ของระบบนิเวศและผลผลิตการผลิตที่ยังไม่ได้รับการพิสูจน์
ความมุ่งมั่นของ MediaTek มีเส้นตายที่ชัดเจนและท้าทาย บริษัทเปิดเผยว่าโปรเจกต์นี้ตั้งเป้า Tape-Out ในไตรมาสที่ 4 ปี 2026 และจะ เริ่มการผลิตจำนวนมากในไตรมาสที่ 4 ปี 2027 กำหนดการนี้สอดคล้องกับโรดแมปของ Intel เอง ซึ่งระบุว่า EMIB-T จะเริ่มทยอยเข้าสู่สายการผลิตจริงในปีนี้ โดยเทคโนโลยี EMIB โดยรวมคาดว่าจะเริ่มสร้างรายได้อย่างมีนัยสำคัญในช่วงครึ่งหลังของปี 2026
การ Tape-Out ในปลายปี 2026 คือช่วงเวลาสำคัญที่การออกแบบจะถูกหยุดนิ่ง หลังจากนั้นเส้นทางอันยาวไกลและเต็มไปด้วยความเสี่ยงในการบรรลุผลผลิตการผลิตปริมาณมาก (High-Volume Manufacturing Yield) ก็จะเริ่มต้นขึ้น
กำหนดการอันทะเยอทะยานนี้มีเงาของความเสี่ยงทางเทคนิคใหญ่หลวงปกคลุมอยู่ นั่นคือเรื่องของ "ผลผลิต" (Yield) Ming-Chi Kuo นักวิเคราะห์ชื่อก้องโลก ได้ออกมาเป็นกระบอกเสียงแห่งความระมัดระวัง โดยเตือนว่าการเปลี่ยนผ่านจากการตรวจสอบ (Validation) ไปสู่การผลิตจำนวนมาก (Mass Production) จะเป็นเรื่องยากยิ่ง
ตามข้อมูลที่เปิดเผย กระบวนการ EMIB-T ของ Intel ได้อัตราผลผลิตการตรวจสอบเทคโนโลยี (Technology Validation Yield) ประมาณ 90% บนชิป TPU เจนเนอเรชั่นถัดไปของ Google ที่มีชื่อรหัสว่า "Humufish" ซึ่งมีเป้าหมายผลิตในช่วงครึ่งหลังของปี 2027 เช่นกัน แม้ Kuo จะอธิบายว่าการบรรลุ 90% ได้เป็น "ข้อมูลที่มองในแง่บวกมากแต่ก็สมเหตุสมผล" สำหรับเทคโนโลยีที่ยังอยู่ระหว่างการพัฒนา แต่เขาย้ำว่ามันยัง "ห่างไกลอย่างมีนัยสำคัญ" จากเป้าหมายผลผลิต ~98% ซึ่งเป็นสิ่งจำเป็นสำหรับการผลิตจำนวนมากเชิงพาณิชย์
สิ่งสำคัญคือ Kuo ได้วาดเส้นแบ่งชัดเจนระหว่างผลผลิตการตรวจสอบ (Validation Yield) และผลผลิตการผลิตจริง (Mass-Production Yield) โดยให้ข้อสังเกตว่าด้วยข้อกำหนดบางประการของผลิตภัณฑ์ Humufish ที่ยังไม่สรุป ตัวเลข 90% จึงสะท้อนถึงข้อมูลการตรวจสอบที่จำกัด มากกว่าที่จะเป็นการพยากรณ์ผลผลิตการผลิตที่เชื่อถือได้ คำเตือนที่ตรงประเด็นที่สุดของเขาคือ การไต่จาก 90% ไป 98% นั้นยากกว่าการเริ่มจากศูนย์จนถึง 90%
โค้งสุดท้ายนี้เป็นจุดที่ปฏิสัมพันธ์อันซับซ้อนระหว่างการออกแบบ กระบวนการ และวัสดุ สร้างภูมิทัศน์การปรับแต่งที่ทรมาน รายงานวิจัยของ Citibank ยังตอกย้ำมุมมองที่ระมัดระวังนี้ โดยระบุว่าเนื่องจากระบบนิเวศที่เติบโตเต็มที่และครองตลาดอยู่ TSMC จึงเผชิญแรงกดดันด้านการแข่งขันระยะใกล้จาก Intel เพียงเล็กน้อย
สิ่งที่เพิ่มความซับซ้อนให้กับเรื่องราวคือความร่วมมือระหว่าง MediaTek กับ Google ที่มีรายงานอย่างกว้างขวางแต่ยังไม่ได้รับการยืนยันอย่างเป็นทางการ แหล่งข่าวในซัพพลายเชนรายงานอย่างสม่ำเสมอว่า MediaTek กำลังออกแบบ AI ASIC แบบสั่งทำ ซึ่งรวมถึง Tensor Processing Unit (TPU) ให้กับลูกค้าศูนย์ข้อมูลรายใหญ่ ซึ่งเชื่อกันอย่างหนักแน่นว่าเป็น Google โดยอัตราผลผลิตการตรวจสอบ EMIB-T ที่ 90% เกิดขึ้นกับ TPU เจนเนอเรชั่นถัดไปของ Google ที่ชื่อรหัส "Humufish" โดยเฉพาะ
อย่างไรก็ตาม MediaTek ได้ปฏิเสธที่จะระบุว่า Google เป็นลูกค้าต่อสาธารณะ และปฏิเสธที่จะแสดงความคิดเห็นเกี่ยวกับว่าจะใช้เทคโนโลยี EMIB สำหรับชิปของ Google หรือไม่ ความคลุมเครือนี้ยิ่งทำให้ความมุ่งมั่นใช้ EMIB-T แต่เพียงผู้เดียวของ MediaTek ยิ่งมีความสำคัญมากขึ้น: มันชี้ให้เห็นว่ามีลูกค้ารายใหญ่อย่างน้อยหนึ่งรายที่เชื่อมั่นในโรดแมป Advanced Packaging ของ Intel มากพอที่จะอนุมัติโปรเจกต์บนเทคโนโลยีนี้ ซึ่งการตัดสินใจดังกล่าวมีรายงานว่ามาจากประโยชน์ด้านต้นทุนและกำลังการผลิตของ EMIB ที่เหนือกว่า CoWoS ที่ใช้งานถึงขีดสุด
ความมุ่งมั่นใช้ EMIB-T แต่เพียงผู้เดียวคือการเปลี่ยนกลยุทธ์ครั้งใหญ่ ก่อนการประกาศในงาน COMPUTEX เพียงไม่กี่วัน จุดยืนต่อสาธารณะของ MediaTek คือการเป็นผู้ให้บริการสองทางที่เป็นกลาง Vince Hu รองประธานอาวุโสกล่าวว่า "เราเป็นหนึ่งในไม่กี่ผู้ให้บริการซิลิคอนแบบสั่งทำที่สนับสนุนทั้ง CoWoS (ของ TSMC) และ EMIB (ของ Intel) เราปล่อยให้ลูกค้าของเราเป็นผู้เลือก"
การก้าวกระโดดจากจุดยืนที่เป็นกลางไปสู่ข้อผูกมัดแบบเจาะจงโปรเจกต์ส่งสัญญาณถึงความมั่นใจ แต่ก็รวมถึงแรงกดดันมหาศาลในการจัดหากำลังการผลิต ท้ายที่สุดแล้ว การตัดสินใจนี้ดูจะเป็นไปในทางปฏิบัติ ไม่ใช่การหย่าร้างถาวรจาก TSMC MediaTek ยังคงสานต่อความสัมพันธ์อันลึกซึ้งกับ TSMC โดยการ Tape-Out SoC เรือธงสมาร์ทโฟนรุ่นถัดไปบนกระบวนการ N2P ของ TSMC สำหรับ MediaTek แล้ว การเดิมพันด้วย EMIB-T คือกลยุทธ์แบบ "เดินสองราง" เพื่อให้แน่ใจว่าจะสามารถสนองความทะเยอทะยานด้านชิป AI ได้โดยไม่ถูกจำกัดด้วยคอขวดของผู้ผลิตรายเดียว ถึงแม้นั่นจะหมายถึงการต้องฝ่าฟันความเสี่ยงทางเทคนิคอันยิ่งใหญ่ของการนำเทคโนโลยีบรรจุภัณฑ์ใหม่เข้าสู่ตลาด
Comments
0 comments