TSMC ชี้อนาคต AI ต้องชนะในระดับทั้งระบบ ตั้งเป้าพลังประมวลผลเพิ่ม 50 เท่าภายในปี 2029

สารสำคัญจากเวที SEMICON Taiwan 2026 ของ TSMC คือ การแข่งขัน AI ระยะถัดไปจะไม่ได้ตัดสินกันด้วยการทำให้โปรเซสเซอร์หรือโมเดลฉลาดขึ้นเพียงอย่างเดียว แต่จะตัดสินกันที่ การออกแบบและเชื่อมทุกส่วนของระบบเข้าด้วยกัน ตั้งแต่ชิป หน่วยความจำ และการเชื่อมต่อ ไปจนถึงเซิร์ฟเวอร์ แร็ก ระบบไฟฟ้า ระบบระบายความร้อน และศูนย์ข้อมูล 13

เป้าหมายใหญ่: พลังประมวลผลทั้งระบบเพิ่ม 50 เท่าภายในปี 2029

TSMC คาดการณ์ว่าการผสานเทคโนโลยี SoIC และ CoWoS อาจทำให้ประสิทธิภาพการประมวลผลของทั้งระบบเพิ่มขึ้นเป็นประมาณ 50 เท่าของระดับปี 2024 ภายในปี 2029 ตัวเลขนี้สะท้อนการเปลี่ยนมุมมองจากการใช้ “โปรเซสเซอร์” เป็นหน่วยวัดความก้าวหน้าหลัก ไปสู่การรวมชิปประมวลผลหลายตัว หน่วยความจำแบนด์วิดท์สูง และการเชื่อมต่อความหนาแน่นสูงไว้ในระบบเดียว 3

โรดแมป 3DFabric ที่มีการรายงานระบุถึงการผสาน SoIC แบบ N2P-on-N3P ในปี 2026 และ A14-on-A14 ในปี 2029 โดยระยะห่างของจุดเชื่อมต่อจะลดลงมาอยู่ที่ 4.5 ไมครอน เป้าหมายคือเพิ่มความหนาแน่นและประสิทธิภาพในการเชื่อมต่อระหว่างชิปที่วางซ้อนกันและชิปที่อยู่ติดกัน 315

ทำไม Inference จึงกลายเป็นแรงขับเคลื่อนใหม่ของ AI

April Li ผู้อำนวยการฝ่ายพัฒนาธุรกิจ AI และการประมวลผลสมรรถนะสูงของ TSMC กล่าวว่า ความต้องการประมวลผล AI กำลังเติบโตประมาณ 5 เท่าต่อปี ขณะที่ปริมาณ Inference Token เพิ่มขึ้นเกือบ 500 เท่าเมื่อเทียบกับปี 2022 13

Inference คือช่วงที่ระบบ AI นำโมเดลไปตอบคำถามหรือทำงานจริงให้ผู้ใช้ ซึ่งกำลังมีบทบาทมากขึ้นเมื่อเทียบกับการฝึกโมเดลเพียงอย่างเดียว ระบบ AI ที่ใช้การให้เหตุผลและ AI แบบเอเจนต์สามารถสร้างและประมวลผล Token ต่อการโต้ตอบได้มากขึ้น ขณะที่เอเจนต์สำหรับองค์กรและแอปพลิเคชัน Physical AI ถูกออกแบบให้ทำงานอย่างต่อเนื่องในกระบวนการจริง 123

ผลที่ตามมาคือ โครงสร้างพื้นฐานในอนาคตต้องรองรับ Inference ปริมาณสูงอย่างต่อเนื่อง ผู้ใช้ที่เพิ่มขึ้น คำสั่งที่ถี่ขึ้น และการคำนวณที่มากขึ้นต่อคำสั่ง จะเพิ่มแรงกดดันต่อชิปเร่งการประมวลผล หน่วยความจำ เครือข่าย ระบบไฟฟ้า และระบบระบายความร้อน

คอขวดไม่ได้อยู่ที่การคำนวณ แต่อยู่ที่การเคลื่อนย้ายข้อมูล

เหตุผลที่ TSMC ผลักดันการออกแบบระดับระบบมาจากปัญหาด้านประสิทธิภาพในการเคลื่อนย้ายข้อมูล โดย Li ระบุว่า การเคลื่อนย้ายข้อมูลอาจคิดเป็นสัดส่วนสูงถึง 60% ของกิจกรรมในเวิร์กโหลด AI ทั่วไป ขณะที่ชิปเร่งการประมวลผลราคาแพงอาจถูกใช้งานจริงต่ำกว่า 40% 123

ดังนั้น การเพิ่มจำนวนหน่วยประมวลผลเพียงอย่างเดียวอาจไม่ทำให้ประสิทธิภาพเพิ่มขึ้นตามสัดส่วน ระบบยังต้องส่งข้อมูลระหว่างชิปประมวลผลกับหน่วยความจำ ระหว่างแพ็กเกจ ระหว่างแร็กเซิร์ฟเวอร์ และภายในศูนย์ข้อมูล โดยไม่ใช้พลังงานหรือความสามารถในการระบายความร้อนจนเกินขีดจำกัด

คำตอบของ TSMC คือการปรับให้เหมาะสมตลอดเส้นทาง ตั้งแต่หน่วยประมวลผลและหน่วยความจำ ไปจนถึงการเชื่อมต่อ อุปกรณ์จัดเก็บข้อมูล ระบบจ่ายไฟ การระบายความร้อน แร็ก และโครงสร้างพื้นฐานของศูนย์ข้อมูล ในมุมมองนี้ แพ็กเกจจิงขั้นสูงจึงไม่ใช่เพียงขั้นตอนการผลิต แต่เป็นส่วนหนึ่งของสถาปัตยกรรม AI โดยตรง

CoWoS ใหญ่ขึ้นเพื่อรองรับระบบ AI แบบหลายชิป

ตามรายงานเกี่ยวกับโรดแมปแพ็กเกจจิงขั้นสูง TSMC กำลังผลิตแพ็กเกจ CoWoS ขนาด 5.5 เท่าของขนาดเรติเคิล และมีแผนขยับไปสู่แพ็กเกจขนาด 14 เท่าราวปี 2028 โดยมีการรายงานว่าการจัดวางดังกล่าวอาจรองรับชิปประมวลผลราว 10 ตัวและสแต็ก HBM ประมาณ 20 ชุด 3

CoWoS หรือ Chip-on-Wafer-on-Substrate เป็นเทคโนโลยีที่รวมชิปประมวลผลและหน่วยความจำแบนด์วิดท์สูงไว้ในแพ็กเกจที่เชื่อมต่อกันอย่างหนาแน่น พื้นที่แพ็กเกจที่ใหญ่ขึ้นทำให้ตัวเร่งการประมวลผล AI รวมพลังประมวลผลและหน่วยความจำได้มากขึ้น โดยไม่ต้องพึ่งพาชิปเดี่ยวขนาดมหึมาเพียงตัวเดียว

แนวทางนี้ยังสะท้อนข้อจำกัดในทางปฏิบัติของการผลิตชิปขั้นสูง การแบ่งระบบออกเป็นชิปหลายตัวอาจช่วยเพิ่มความยืดหยุ่นด้านการผลิต แต่ก็ทำให้การออกแบบแพ็กเกจ ความหนาแน่นของการเชื่อมต่อ การทดสอบ และการจัดการความร้อนมีความสำคัญยิ่งขึ้น

ซิลิคอนโฟโตนิกส์คือชั้นถัดไปของระบบ

TSMC ยังวางซิลิคอนโฟโตนิกส์และออปติกส์แบบ Co-Packaged Optics หรือ CPO เป็นแนวทางรับมือข้อจำกัดของการเชื่อมต่อด้วยสัญญาณไฟฟ้าภายในโครงสร้างพื้นฐาน AI โดยโรดแมปแบนด์วิดท์ของแพลตฟอร์ม COUPE มีรายงานว่าจะเพิ่มจาก 3.2 Tbps เป็นมากกว่า 12.8 Tbps 3

TSMC ยังประเมินว่าซิลิคอนโฟโตนิกส์อาจมีสัดส่วนมากกว่าครึ่งหนึ่งของตลาดตัวรับส่งสัญญาณออปติคัลภายในปี 2027 ขณะที่ซัพพลายเออร์บางรายคาดว่าจะเริ่มผลิต CPO ในปริมาณมากช่วงปลายปี 2026 3

เป้าหมายในภาพรวมคือการนำการเชื่อมต่อด้วยแสงเข้ามาใกล้แพ็กเกจประมวลผลมากขึ้น ระยะทางที่สั้นลงระหว่างชิ้นส่วนอิเล็กทรอนิกส์และโฟโตนิกส์อาจช่วยเพิ่มแบนด์วิดท์และประหยัดพลังงานได้ แต่ก็ทำให้ระบบต้องพึ่งพาเลเซอร์ ตัวเชื่อมต่อไฟเบอร์ การออกแบบแพ็กเกจ และกระบวนการตรวจสอบความถูกต้องที่ซับซ้อนขึ้น 1013

กำลังการผลิตยังเป็นโจทย์ที่แก้ไม่จบ

โรดแมปดังกล่าวไม่ได้ทำให้ปัญหาซัพพลายหมดไป ตัวเลขประเมินจากอุตสาหกรรมระบุว่า กำลังการผลิต CoWoS ของ TSMC อาจเพิ่มขึ้นเป็นประมาณ 120,000–140,000 เวเฟอร์ต่อเดือนภายในปลายปี 2026 จากราว 13,000–16,000 เวเฟอร์ต่อเดือนในช่วงปลายปี 2023 อย่างไรก็ตาม ตัวเลขนี้เป็นการประเมินของตลาด ไม่ใช่ตัวเลขกำลังการผลิตที่ TSMC เปิดเผยอย่างเป็นทางการในรายงานข่าวจากงาน SEMICON Taiwan 636

รายงานจากนักลงทุนสถาบันประเมินว่า ช่องว่างระหว่างอุปสงค์และอุปทาน CoWoS อาจลดลงจากประมาณ 20% เหลือราว 10% ภายในสิ้นปี 2026 เมื่อกำลังการผลิตเพิ่มขึ้น นั่นถือเป็นพัฒนาการที่ดีขึ้น แต่ยังหมายความว่าความต้องการจะสูงกว่าอุปทานที่มีอยู่ 36

การจัดสรรกำลังการผลิตก็เป็นอีกความเสี่ยงหนึ่ง มีรายงานว่า Nvidia อาจคิดเป็นประมาณ 60% ของความต้องการหรือผลผลิต CoWoS ของ TSMC ในปี 2026 ทำให้ AMD, Broadcom และผู้ให้บริการคลาวด์ต้องแข่งขันกันเพื่อกำลังการผลิตส่วนที่เหลือ ตัวเลขนี้เป็นการวิเคราะห์ตลาด ไม่ใช่ตัวเลขการจัดสรรใหม่ที่ TSMC ประกาศในงาน SEMICON Taiwan 4

TSMC กำลังขยับบทบาทจากผู้ผลิตชิปสู่ผู้ประสานระบบ AI

การเปลี่ยนแปลงเชิงกลยุทธ์นี้กว้างกว่าการอัปเกรดแพ็กเกจจิง Li อธิบายบทบาทของ TSMC ว่ากำลังขยายจากซิลิคอนไปสู่ศูนย์ข้อมูล และท้ายที่สุดไปถึง Token ที่ระบบ AI สร้างขึ้น 1

หากแนวทางนี้ประสบความสำเร็จ TSMC จะมีบทบาทเป็นผู้ประสานงานโครงสร้างพื้นฐาน AI เชิงกายภาพมากขึ้น ตั้งแต่ลอจิกขั้นสูง การรวม HBM แพ็กเกจจิงขั้นสูง อินพุต/เอาต์พุตแบบออปติคัล การออกแบบความร้อน ระบบจ่ายไฟ ไปจนถึงการตรวจสอบระบบทั้งหมด

โจทย์ที่เหลือจึงไม่ได้มีเพียงจำนวนเวเฟอร์หรือแพ็กเกจที่ผลิตได้ แต่ยังรวมถึงชิ้นส่วนออปติคัลอย่างเลเซอร์และตัวเชื่อมต่อไฟเบอร์ การทดสอบ ระบบระบายความร้อน ระบบจ่ายไฟ และการประสานงานระหว่างซัพพลายเออร์หลายราย

แนวคิดเรื่อง “การทำให้อุตสาหกรรม AI เป็นอุตสาหกรรมอย่างแท้จริง” ของ TSMC จึงเป็นการเดิมพันกับ การบูรณาการ เป้าหมายประสิทธิภาพที่เพิ่มขึ้น 50 เท่านั้นมีความทะเยอทะยานสูง แต่โรดแมปของบริษัทก็ชี้ชัดว่า การไปให้ถึงเป้าหมายนี้ขึ้นอยู่กับการแก้ปัญหาการเชื่อมต่อระหว่างส่วนประกอบต่าง ๆ และการขยายห่วงโซ่อุปทานที่ใช้ผลิตระบบเหล่านั้น มากพอ ๆ กับการสร้างชิปที่เร็วขึ้น