Huawei ซ้อนชิปแทนการย่อทรานซิสเตอร์: เจาะโครงสร้าง Kirin 9050 Pro

จุดเด่นของ Kirin 9050 Pro คือการนำไดซิลิคอนที่ทำงานจริงสองชิ้นมาซ้อนกัน แทนการหวังพึ่งการย่อขนาดทรานซิสเตอร์เพียงอย่างเดียว ภาพถอดชิปของ Geekerwan และภาพไดที่เผยแพร่โดย Kurnal Insights แสดงให้เห็นชั้นหนึ่งที่เน้นวงจรประมวลผล ส่วนอีกชั้นเน้น SRAM และแคช วิธีนี้ช่วยเพิ่มความหนาแน่นโดยรวมของชิปและทำให้เส้นทางเชื่อมต่อบางส่วนสั้นลง แต่ตัวเลขที่รายงานไม่ได้ยืนยันว่าชิปใช้กระบวนการผลิตทรานซิสเตอร์ระดับแนวหน้าที่สุด31113

ภาพถอดชิปเผยโครงสร้างอะไรบ้าง

ไดทั้งสองชิ้นมีขนาดใกล้เคียงกัน คือประมาณ 11.13 × 10.84 มิลลิเมตร หรือราว 120.65 ตารางมิลลิเมตรต่อชิ้น รายงานระบุว่าไดหนึ่งเน้นการประมวลผล ส่วนอีกไดรองรับ SRAM และแคช รวมถึงวงจรอย่าง I/O และวงจรสัญญาณนาฬิกา111315

ไดทั้งสองวางประกบกันแบบหันด้านวงจรเข้าหากัน แล้วเชื่อมด้วยไฮบริดบอนดิงทองแดงกับทองแดง โดยมีระยะพิตช์ที่รายงานไว้ราว 1.5 ไมโครเมตร จึงสร้างจุดเชื่อมต่อแนวตั้งระหว่างชั้นได้อย่างหนาแน่น1315

รายงานยังกล่าวถึงจุดเชื่อมต่อแนวตั้งประมาณ 50 ล้านจุด และทางเชื่อมผ่านซิลิคอน หรือ TSV ราว 80,000 จุด ทั้งสองอย่างเป็นการเชื่อมต่อคนละประเภท จึงไม่ควรนำจำนวนมาบวกกันหรือถือว่าใช้แทนกันได้ นอกจากนี้ แหล่งข้อมูลยังอธิบายเส้นทางของ TSV ไม่ตรงกันทั้งหมด ตัวเลขเหล่านี้จึงควรอ่านเป็นจำนวนที่แต่ละรายงานระบุแยกกัน ไม่ใช่แผนผังการเชื่อมต่อที่ยืนยันครบทุกจุดแล้ว13515

ประเมินกระบวนการผลิตและตัวเลขความหนาแน่น

บทวิเคราะห์จากภาพถอดชิปคาดว่าไดประมวลผลใช้กระบวนการ N+3 ของ SMIC ส่วนไดที่เน้น SRAM ใช้ N+2 อย่างไรก็ตาม ข้อมูลนี้เป็น การประเมินจากรายงาน ไม่ใช่การยืนยันอย่างเด็ดขาดว่าทั้งสองชั้นผลิตด้วยกระบวนการดังกล่าว1115

Huawei ระบุความหนาแน่นโดยรวมไว้ที่ประมาณ 238 ล้านทรานซิสเตอร์ต่อตารางมิลลิเมตร เทียบกับค่าฐานราว 155 ล้าน หรือเพิ่มขึ้นประมาณ 54% ตัวเลขนี้กล่าวถึงประโยชน์ด้านความหนาแน่นที่ได้จากการซ้อนชั้น ไม่ได้หมายความว่าไดแต่ละชิ้นมีความหนาแน่นทรานซิสเตอร์เพิ่มขึ้นในระดับเดียวกันเพราะเปลี่ยนไปใช้กระบวนการผลิตที่เล็กลง1211

ตัวเลขการใช้พลังงานและผลเบนช์มาร์กบอกอะไร

Huawei อ้างว่าเมื่อทำงานที่ประสิทธิภาพเท่ากัน การใช้พลังงานลดลง 41% สำหรับ CPU, 58% สำหรับ GPU และ 66% สำหรับ NPU ตัวเลขเหล่านี้เป็นข้อมูลจากบริษัท ไม่ใช่ผลที่การถอดชิปยืนยันได้ด้วยตัวเอง และรายงานช่วงเปิดตัวระบุว่ายังไม่มีการตรวจสอบตัวเลขดังกล่าวโดยผู้ตรวจสอบอิสระ1248

ผลเบนช์มาร์กก็ไม่ได้ชี้ว่าชิปชนะคู่แข่งระดับเรือธงโดยรวม รายงานจาก Bernstein ระบุว่า Kirin 9050 Pro ทำคะแนนนำ Apple A17 Pro ในการทดสอบ Geekbench 6 แบบมัลติคอร์บางรายการ แต่ยังตามหลัง A20 Pro รุ่นใหม่กว่าในการเปรียบเทียบดังกล่าว ผลนี้สะท้อนพัฒนาการในงานทดสอบบางประเภท ไม่ใช่ชัยชนะเหนือชิปอื่นในทุกงานหรือทุกเบนช์มาร์ก49

มีรายงานว่า Kirin 9050 Pro ถูกใช้ในสมาร์ตโฟน Mate 90 รุ่นระดับสูง ทำให้ LogicFolding เป็นแนวทางที่นำมาใช้กับผลิตภัณฑ์จริง ไม่ใช่เพียงแนวคิดที่ยังอยู่บนกระดาษ6

จุดแข็งและข้อจำกัดในยุคควบคุมการส่งออก

การซ้อนชั้นทำให้ Huawei มีอีกทางเลือกในการเพิ่มความหนาแน่นโดยไม่ต้องพึ่งการย่อขนาดกระบวนการผลิตแบบเดิมทั้งหมด การแยกหน้าที่ระหว่างวงจรประมวลผลกับหน่วยความจำยังเปิดทางให้แต่ละส่วนใช้กระบวนการผลิตต่างกัน และช่วยให้เส้นทางส่งข้อมูลบางส่วนสั้นลง711

แต่การรวมชิปสองชั้นเพิ่มความซับซ้อนในการผลิต เพราะต้องผลิตไดที่ทำงานจริงทั้งสองชิ้น แล้วจัดแนวและเชื่อมเข้าด้วยกันอย่างแม่นยำ รายงานที่มีอยู่ยังไม่ได้ยืนยันอัตราผลผลิต ต้นทุน หรือประสิทธิภาพด้านความร้อนในระยะใช้งานจริง ประเด็นเหล่านี้จึงยังไม่แน่ชัด ที่สำคัญ การซ้อนชั้นไม่ได้ทำให้ทรานซิสเตอร์จากกระบวนการผลิตรุ่นเก่าทำงานเทียบเท่าทรานซิสเตอร์จากโหนดการผลิตระดับแนวหน้า

เมื่อมองในบริบทของมาตรการควบคุมการส่งออกของสหรัฐฯ LogicFolding จึงควรถูกมองว่าเป็นวิธีรับมือข้อจำกัดด้านการเพิ่มขีดความสามารถของชิปบางส่วน ไม่ใช่หลักฐานว่า Huawei ทำได้เทียบเท่ากระบวนการผลิตชั้นนำ หรือมีห่วงโซ่อุปทานที่เป็นอิสระครบวงจร รายงานเกี่ยวกับชิปยังระบุว่าห่วงโซ่อุปทานไม่ได้เปิดเผยรายละเอียด19