Tau Scaling Law ของ Huawei: เมื่ออนาคตชิปอาจไม่ได้วัดกันที่ทรานซิสเตอร์เล็กลงอย่างเดียว

ในการประชุม IEEE International Symposium on Circuits and Systems (ISCAS) 2026 ที่นครเซี่ยงไฮ้ เมื่อวันที่ 25 พฤษภาคม 2026 He Tingbo ผู้บริหารฝ่ายธุรกิจเซมิคอนดักเตอร์ของ Huawei นำเสนอแนวคิดที่บริษัทเรียกว่า Tau (τ) Scaling Law ภายใต้ปาฐกถาเรื่อง “New Semiconductor Path in Practice”

ใจความสำคัญคือ Huawei ต้องการให้การพัฒนาชิปรุ่นต่อไปมุ่งลดเวลาที่สัญญาณและงานประมวลผลใช้เดินทางผ่านระบบ แทนที่จะพึ่งพาการลดขนาดทางกายภาพของทรานซิสเตอร์เป็นตัวชี้วัดหลักเพียงอย่างเดียว 23

แนวคิดนี้ควรเข้าใจว่าเป็น กรอบการออกแบบและเพิ่มประสิทธิภาพระบบ มากกว่าจะเป็นกระบวนการผลิตชิปแบบใหม่โดยตรง Huawei เชื่อม Tau Scaling Law เข้ากับเทคโนโลยีอย่าง LogicFolding การออกแบบซอฟต์แวร์และฮาร์ดแวร์ร่วมกัน ตลอดจนเทคโนโลยีเชื่อมต่อระหว่างระบบ เพื่อเพิ่มประสิทธิภาพ ลดการใช้พลังงาน และเพิ่มความหนาแน่นของทรานซิสเตอร์ในเชิงผลลัพธ์ แม้การย่อทรานซิสเตอร์แบบเดิมจะทำได้ยากขึ้น 12

Tau Scaling Law ต่างจากแนวคิดเดิมอย่างไร

การสเกลแบบเรขาคณิตที่อุตสาหกรรมใช้มาอย่างยาวนาน มักวัดความก้าวหน้าจากการทำให้ทรานซิสเตอร์มีขนาดเล็กลงและเพิ่มจำนวนทรานซิสเตอร์ต่อพื้นที่ ขณะที่ Tau Scaling Law เสนอให้ ความหน่วงของการส่งสัญญาณและเวลาที่ระบบใช้ทำงานให้เสร็จ เป็นเป้าหมายสำคัญของการปรับปรุง 235

ไม่ได้หมายความว่าขนาดทรานซิสเตอร์จะหมดความสำคัญ แต่ Huawei กำลังเสนอวิธีมองที่กว้างขึ้น โดยพิจารณาทั้งความต้านทาน ค่าความจุแฝง การเดินสาย สถาปัตยกรรม และการเคลื่อนย้ายข้อมูล ซึ่งล้วนมีผลต่อความเร็วที่ระบบจะทำงานที่เป็นประโยชน์ได้จริง

Huawei อธิบายการทำงานไว้อย่างไร

Huawei แบ่งแนวทางดังกล่าวออกเป็นการปรับแต่งร่วมกัน 4 ระดับ ตั้งแต่อุปกรณ์บนชิปไปจนถึงระบบคอมพิวเตอร์ขนาดใหญ่

1. ระดับอุปกรณ์: ลดความต้านทานและค่าความจุแฝง

ในระดับทรานซิสเตอร์และการเชื่อมต่อ เป้าหมายคือการลดความต้านทานและค่าความจุแฝง ซึ่งเป็นคุณสมบัติทางไฟฟ้าที่ส่งผลต่อทั้งความหน่วงของสัญญาณและการใช้พลังงาน การปรับปรุงส่วนนี้ช่วยลดค่าคงตัวเวลาของทรานซิสเตอร์ รวมถึงการเชื่อมต่อระหว่างส่วนต่าง ๆ 2

2. ระดับวงจร: ทำให้เส้นทางวิกฤตสั้นลง

ในระดับวงจร Huawei ให้ความสำคัญกับการลดความยาวของสายสัญญาณในเส้นทางวิกฤต และลดภาระโหลดจากความต้านทานและความจุไฟฟ้า เป้าหมายคือทำให้สัญญาณเดินทางผ่านลอจิกได้เร็วขึ้น พร้อมลดพลังงานที่ต้องใช้ต่อการทำงานหนึ่งครั้ง โดยบริษัทนำเสนอ LogicFolding เป็นหนึ่งในเทคโนโลยีที่สนับสนุนแนวทางนี้ 25

3. ระดับชิป: ออกแบบซอฟต์แวร์ สถาปัตยกรรม และซิลิคอนร่วมกัน

ข้อเสนอของ Huawei ไม่ได้หยุดอยู่ที่การปรับปรุงวงจรแต่ละส่วน ในระดับชิป บริษัทต้องการให้ซอฟต์แวร์ สถาปัตยกรรม และการออกแบบซิลิคอนทำงานร่วมกันโดยอิงจากลักษณะงานจริง

นั่นหมายถึงการปรับลำดับคำสั่ง การไหลของข้อมูล และการประมวลผลแบบขนาน แทนการใช้จำนวนทรานซิสเตอร์เป็นตัวชี้วัดความสามารถเพียงอย่างเดียว 2

4. ระดับระบบ: นับรวมการสื่อสารระหว่างชิปเป็นส่วนหนึ่งของการสเกล

ในระดับระบบ Huawei เชื่อมโยง Tau Scaling Law เข้ากับโครงสร้างการเชื่อมต่อ UnifiedBus และสถาปัตยกรรม “คลัสเตอร์ + SuperPoD” บริษัทระบุว่า UnifiedBus ถูกออกแบบมาเพื่อรองรับระบบฝึกและอนุมาน AI ขนาดใหญ่ ด้วยการเชื่อมต่อโปรเซสเซอร์ผ่านแบนด์วิดท์สูง ความหน่วงต่ำ และการอ้างอิงหน่วยความจำแบบรวม เพื่อให้โครงสร้างพื้นฐานทำงานใกล้เคียงกับคอมพิวเตอร์เชิงตรรกะเครื่องเดียว 17

อย่างไรก็ตาม เป้าหมายเหล่านี้ยังเป็นคำอธิบายและข้อกล่าวอ้างทางสถาปัตยกรรมของบริษัท ไม่ใช่มาตรฐานอุตสาหกรรมที่ได้รับการยืนยันโดยอิสระ ความเกี่ยวข้องกับ Tau Scaling Law อยู่ที่การมองว่าการสื่อสารระหว่างชิปและเซิร์ฟเวอร์เป็นส่วนหนึ่งของสมการประสิทธิภาพ หากลดความหน่วงของระบบเชื่อมต่อได้ ความเร็วโดยรวมของระบบก็อาจเพิ่มขึ้น แม้ทรานซิสเตอร์แต่ละตัวจะไม่ได้เล็กลงอย่างมาก

ผลงานที่ Huawei ระบุว่าเกิดขึ้นแล้ว

Huawei ระบุว่าได้นำ Tau Scaling Law ไปใช้กับผลิตภัณฑ์สมาร์ตโฟนและระบบประมวลผล AI พร้อมทั้งออกแบบและผลิตชิปจำนวน 381 รุ่นในช่วง 6 ปีก่อนหน้า โดยอิงจากแนวทางดังกล่าว ตัวเลขนี้มาจากการเปิดเผยของ Huawei เอง 2

บริษัทระบุเพิ่มเติมว่า ชิปสมาร์ตโฟนตระกูล Kirin ที่วางแผนเปิดตัวในช่วงฤดูใบไม้ร่วงปี 2026 จะเป็นชิปรุ่นแรกที่นำสถาปัตยกรรม LogicFolding มาใช้อย่างเต็มรูปแบบ 257

สำหรับเป้าหมายระยะยาว Huawei คาดหวังว่าชิประดับสูงที่ออกแบบภายใต้กรอบนี้จะมีความหนาแน่นของทรานซิสเตอร์เทียบเท่ากระบวนการผลิตระดับ 14 Å หรือ 1.4 นาโนเมตรภายในปี 2031 แต่ตัวเลขดังกล่าวเป็นเป้าหมายด้านความหนาแน่นที่เทียบเท่ากัน ไม่ใช่หลักฐานว่า Huawei ผลิตกระบวนการ 1.4 นาโนเมตรที่ผ่านการตรวจสอบโดยอิสระแล้ว 251231

Tau Scaling Law จะมาแทน Moore’s Law หรือไม่

คำตอบในตอนนี้คือ ยังไม่ใช่

Huawei กำลังวางตำแหน่ง Tau Scaling Law ให้เป็นหลักคิดรุ่นถัดไปหรือทางเลือกจาก Moore’s Law เนื่องจากการย่อทรานซิสเตอร์มีความซับซ้อนและมีต้นทุนสูงขึ้น แต่การเรียกแนวคิดนี้ว่า “กฎ” ไม่ได้ทำให้กลายเป็นกฎฟิสิกส์ที่วงการยอมรับโดยอัตโนมัติ และข้อมูลที่มีอยู่ยังไม่ได้ยืนยันอย่างเป็นอิสระถึงประสิทธิภาพ การประหยัดพลังงาน หรือความหนาแน่นที่ Huawei คาดการณ์ไว้ทั้งหมด

หลักวิศวกรรมที่อยู่เบื้องหลัง เช่น การลดความต้านทาน ค่าความจุแฝง ความล่าช้าจากการเดินสาย การเคลื่อนย้ายข้อมูล และภาระการสื่อสารระหว่างระบบ ล้วนเป็นแนวทางเพิ่มประสิทธิภาพที่มีการใช้งานอยู่แล้ว สิ่งที่ Huawei เสนอแตกต่างคือการนำเทคนิคเหล่านี้มาประสานกัน และใช้เป็นกรอบหลักในการพัฒนาตั้งแต่อุปกรณ์ วงจร ชิป ไปจนถึงระบบคอมพิวเตอร์ทั้งระบบ 1219

ทำไมการประกาศครั้งนี้จึงน่าจับตา

ข้อเสนอของ Huawei สะท้อนทิศทางกว้าง ๆ ของวงการคอมพิวเตอร์ประสิทธิภาพสูง เมื่อการพัฒนากระบวนการผลิตระดับแนวหน้าเริ่มช้าลง ความก้าวหน้าไม่ได้ขึ้นอยู่กับขนาดทรานซิสเตอร์เท่านั้น แต่ยังเกี่ยวข้องกับสถาปัตยกรรม การบรรจุชิป หน่วยความจำ การเชื่อมต่อ และซอฟต์แวร์ที่ปรับให้เหมาะกับงานแต่ละประเภทมากขึ้น

ในมุมนี้ Tau Scaling Law ไม่ได้บอกว่าเรขาคณิตของทรานซิสเตอร์ไม่สำคัญอีกต่อไป แต่กำลังเสนอว่า เวลาที่ใช้คำนวณจนได้ผลลัพธ์ ควรมีความสำคัญพอ ๆ กับขนาดของทรานซิสเตอร์

He Tingbo ยังเรียกร้องให้เกิดการเปิดกว้างและความร่วมมือระหว่างนักวิทยาศาสตร์ วิศวกร และพันธมิตรในอุตสาหกรรม โดยมองว่าความก้าวหน้าด้านเซมิคอนดักเตอร์ไม่ใช่โจทย์ที่บริษัทใดบริษัทหนึ่งจะแก้ได้เพียงลำพัง 2

บททดสอบที่สำคัญจากนี้คือ ชิป Kirin และผลิตภัณฑ์ AI รุ่นถัดไปจะแสดงให้เห็นประโยชน์ที่วัดผลได้จาก LogicFolding และแนวทาง Tau Scaling Law ในระดับใด จนกว่าจะมีผลการทดสอบจากหน่วยงานอิสระ การประกาศครั้งนี้จึงควรถูกมองว่าเป็น โรดแมปเซมิคอนดักเตอร์ที่ทะเยอทะยานของ Huawei มากกว่าจะเป็นหลักฐานว่า Moore’s Law ถูกแทนที่ไปแล้ว