TSMC เร่งกำลังผลิตชิป 2nm และ 3nm รับดีมานด์ AI แต่ตัวเลขยังไม่ใช่คำยืนยันจากบริษัท

รายงานจากห่วงโซ่อุปทานชี้ว่า TSMC ผู้รับจ้างผลิตชิปรายใหญ่ที่สุดของโลก กำลังเร่งเพิ่มกำลังผลิตชิปกระบวนการผลิตระดับแนวหน้า เพื่อตอบรับความต้องการจากงาน AI และการประมวลผลสมรรถนะสูง (HPC) โดยตัวเลขที่ถูกจับตาคือ 2nm 110,000 เวเฟอร์ต่อเดือน และ 3nm 210,000 เวเฟอร์ต่อเดือน ภายในกลางปี 2027 17

อย่างไรก็ดี ประเด็นสำคัญที่สุดคือ ตัวเลขดังกล่าวเป็น เป้าหมายที่รายงานโดยแหล่งข่าวในห่วงโซ่อุปทาน ไม่ใช่ตัวเลขคาดการณ์อย่างเป็นทางการจาก TSMC บริษัทไม่ได้ยืนยันกำลังการผลิตรายเดือนของ 2nm และ 3nm ตามตัวเลขนี้ต่อสาธารณะ 1719

เป้าหมายกำลังผลิตช่วงกลางปี 2027

ตามรายงานที่ TrendForce อ้างถึง กำลังผลิต 2nm รายเดือนของ TSMC อาจเพิ่มจากราว 90,000 เวเฟอร์ ณ สิ้นปี 2026 เป็น 110,000 เวเฟอร์ในกลางปี 2027 หรือเพิ่มขึ้นประมาณ 22% ขณะที่กำลังผลิต 3nm อาจขยับจากมากกว่า 180,000 เวเฟอร์ต่อเดือน เป็น 210,000 เวเฟอร์ต่อเดือน เพิ่มขึ้นมากกว่า 16% ในช่วงเดียวกัน 17

หากมองระยะยาวขึ้น กำลังผลิต 3nm ถูกคาดว่าจะเพิ่มจากราว 120,000–130,000 เวเฟอร์ต่อเดือน ณ สิ้นปี 2025 ไปเป็น 210,000 เวเฟอร์ต่อเดือนในกลางปี 2027 หรือประมาณ 70% หากแผนดำเนินได้ตามเป้า 20

สำหรับอุตสาหกรรมชิป คำว่า “เวเฟอร์ต่อเดือน” เป็นตัวชี้วัดขนาดกำลังผลิตของโรงงาน เพราะเวเฟอร์ซิลิคอนหนึ่งแผ่นจะถูกนำไปผลิตชิปจำนวนมาก ตัวเลขนี้จึงสะท้อนว่า TSMC กำลังเตรียมรับคำสั่งซื้อชิประดับสูงในวงกว้าง ไม่ได้หมายความว่าเป็นจำนวนชิปสำเร็จรูปโดยตรง

ไต้หวันยังเป็นฐานหลัก ขณะที่แอริโซนาและญี่ปุ่นช่วยขยายเครือข่าย

กำลังผลิตชิปขั้นสูงในระยะใกล้ยังมีไต้หวันเป็นศูนย์กลาง รายงานระบุว่า Fab 22 ในเกาสงมีบทบาทในการเพิ่มกำลังผลิต N2/A16 และ Fab 20 ในซินจูก็กำลังเร่งกำลังผลิต N2 และ A16 เช่นกัน 51

สำหรับ 3nm มีรายงานว่า TSMC กำลังปรับอุปกรณ์บางส่วนที่เดิมใช้กับกระบวนการ 5nm ในไต้หวันไปใช้ผลิต 3nm การนำโครงสร้างพื้นฐานที่ผ่านการรับรองแล้วมาปรับใช้ อาจเพิ่มกำลังผลิตได้เร็วกว่าการรอสร้างโรงงานใหม่ทั้งหมด แม้บริษัทยังไม่ได้เปิดเผยรายละเอียดการจัดสรรเครื่องมือในแต่ละโรงงาน 24

ฐานการผลิตนอกไต้หวันก็ขยายตัวต่อเนื่องเช่นกัน

• รัฐแอริโซนา สหรัฐฯ: โรงงานแห่งแรกเริ่มผลิตชิป 4nm แล้ว ส่วนระยะถัดไปมีแผนรองรับเทคโนโลยีระดับ 3nm, 2nm และ A16 นอกจากนี้ TSMC ยังประกาศลงทุนเพิ่ม 100,000 ล้านดอลลาร์สหรัฐสำหรับโรงงานเวเฟอร์และกำลังการผลิตแพ็กเกจจิ้งขั้นสูงในสหรัฐฯ 4538
• คุมาโมโตะ ญี่ปุ่น: โรงงานแห่งที่สองถูกคาดหมายว่าจะรองรับเทคโนโลยีลงไปถึง 3nm ตามรายงานเส้นทางการขยายโรงงานของบริษัท 51
• การเพิ่มกำลังผลิต 3nm ทั่วโลก: อีกแหล่งรายงานว่า TSMC กำลังเพิ่มโรงงาน 3nm ในไต้หวัน แอริโซนา และญี่ปุ่น ควบคู่กับการปรับไลน์ผลิตในไต้หวัน 33

สัดส่วนกำลังผลิตที่จะมาจากแต่ละพื้นที่และกำหนดเวลาที่แน่ชัดยังไม่ชัดเท่าตัวเลขรวม แต่ภาพรวมคือ ไต้หวันจะยังเป็นแกนหลักของการเร่งผลิตในช่วงแรก ขณะที่สหรัฐฯ และญี่ปุ่นช่วยเพิ่มความหลากหลายทางภูมิศาสตร์ให้กับฐานการผลิตในระยะต่อไป

AI คือแรงขับของวงจรลงทุนรอบนี้

TSMC เพิ่มแผนงบลงทุน (capital expenditure หรือ capex) ปี 2026 เป็น 60,000–64,000 ล้านดอลลาร์สหรัฐ โดยเชื่อมโยงกับอุปสงค์เชิงโครงสร้างหลายปีจาก AI และ HPC บริษัทระบุว่ากำลังเร่งขยายฐานการผลิตทั่วโลก ทั้งโรงงานชิปขั้นสูงและแพ็กเกจจิ้งขั้นสูงในไต้หวัน รวมถึงการขยายตัวในแอริโซนา ญี่ปุ่น และเยอรมนี 38

การเพิ่มพื้นที่โรงงานเพียงอย่างเดียวไม่เพียงพอสำหรับชิปโหนดขั้นสูง การขยายกำลังผลิตยังต้องอาศัยเครื่องลิโทกราฟี เครื่องมือกระบวนการ วัสดุที่ผ่านการรับรอง การปรับปรุงอัตราผลผลิต และกำลังการผลิตแพ็กเกจจิ้งที่เดินหน้าได้ทันกับชิป AI ซึ่งมีขนาดและความซับซ้อนสูงขึ้นเรื่อย ๆ

CoWoS คือคอขวดอีกด้านของชิป AI

ชิปประมวลผลระดับแนวหน้าเพียงอย่างเดียวไม่พอสำหรับตัวเร่ง AI หลายรุ่น เพราะยังต้องพึ่งพาแพ็กเกจจิ้งขั้นสูงเพื่อเชื่อมชิปประมวลผลเข้ากับหน่วยความจำแบนด์วิดท์สูง หรือ HBM นี่จึงเป็นเหตุผลที่การขยาย CoWoS ของ TSMC ถูกจับตาควบคู่กับการเพิ่มกำลังผลิตเวเฟอร์

TrendForce รายงานว่า กำลังการผลิต CoWoS อาจเพิ่มขึ้นราวสองเท่าภายในปี 2028 แต่ข้อมูลนี้ก็เป็นการประเมินจากห่วงโซ่อุปทาน ไม่ใช่เป้าหมายที่ TSMC ยืนยันโดยตรง 17 ส่วน TSMC เคยระบุแยกต่างหากว่ากำลังการผลิต CoWoS มีแนวโน้มเติบโตด้วยอัตราการเติบโตเฉลี่ยต่อปีมากกว่า 80% ระหว่างปี 2022–2027 45

แอริโซนาถูกวางให้เป็นส่วนหนึ่งของเครือข่ายแพ็กเกจจิ้งนี้ โดยผู้บริหาร TSMC ให้ข้อมูลกับ Reuters ว่าบริษัทมีแผนเปิดโรงงานแพ็กเกจจิ้งชิปในรัฐแอริโซนาภายในปี 2029 47

หลัง 2nm: A14, A13, A12 และ N2U

โรดแมปเทคโนโลยีที่ TSMC เปิดเผยไปไกลกว่าตระกูล N2 แล้ว โดยมีหมุดหมายสำคัญดังนี้

• A14: กระบวนการผลิตระดับ 1.4nm มีกำหนดเริ่มผลิตในปี 2028 11
• A13: กระบวนการผลิตระดับ 1.3nm ตั้งเป้าสำหรับปี 2029 เป็นรุ่นต่อยอดจาก A14 และมุ่งสู่การใช้งานฝั่งอุปกรณ์ลูกค้า 10
• A12: ตั้งเป้าสำหรับปี 2029 เช่นกัน พัฒนาต่อยอดจากเส้นทาง A16 สำหรับ HPC และ AI พร้อมระบบจ่ายไฟจากด้านหลังของชิป 10
• N2U: รุ่นต่อยอดในตระกูล N2 มีกำหนดสำหรับปี 2028 10

ดังนั้น การขยายกำลังผลิต 2nm และ 3nm ไม่ได้เป็นเพียงการตอบสนองคำสั่งซื้อระยะสั้น แต่เป็นฐานการผลิตสำหรับการก้าวสู่กระบวนการผลิตต่ำกว่า 2nm ในรุ่นถัดไป

ร่วม ASML เปลี่ยนสู่โฟโตมาสก์ 12 นิ้ว

TSMC และ ASML เปิดตัวความร่วมมือในอุตสาหกรรมเพื่อเปลี่ยนผ่านเทคโนโลยีลิโทกราฟี High-NA EUV จากโฟโตมาสก์ขนาด 6 นิ้วในปัจจุบัน ไปสู่โฟโตมาสก์ขนาด 12 นิ้ว เป้าหมายคือการมีสายการผลิตนำร่องสำหรับมาสก์ 12 นิ้วภายในปี 2031 และเตรียมระบบลิโทกราฟีให้พร้อมสำหรับการผลิตชิปโหนดขั้นสูงภายในปี 2033 2

High-NA EUV สามารถเข้าสู่การผลิตโดยใช้มาสก์ 6 นิ้วเดิมก่อน ส่วนการเปลี่ยนไปใช้มาสก์ขนาดใหญ่ขึ้นมีเป้าหมายเพื่อเพิ่มประสิทธิภาพโรงงาน ลดต้นทุนการผลิต และลดข้อจำกัดด้านการต่อภาพลวดลายบนชิป หรือ stitching constraints 2 รายงานระบุว่า TSMC ตั้งเป้าใช้ High-NA EUV ในการผลิตปริมาณมากตั้งแต่ปี 2030 ซึ่งอยู่หลังแผนเริ่มผลิต A14, A13 และ A12 ไม่ใช่เงื่อนไขที่ต้องมีสำหรับโหนดชุดแรกเหล่านั้น 311

สิ่งที่ควรจับตา

สาระสำคัญคือ TSMC กำลังลงทุนครอบคลุมทั้งการผลิตเวเฟอร์และแพ็กเกจจิ้งขั้นสูง เพื่อรองรับอุปสงค์ AI และ HPC ที่บริษัทมองว่ามีความต่อเนื่องหลายปี การเพิ่มงบลงทุน การขยายในแอริโซนา และโรดแมปเทคโนโลยีระยะยาว ล้วนเป็นข้อมูลที่บริษัทประกาศหรือมีรายงานสนับสนุน 384711

แต่ตัวเลขที่ดึงความสนใจที่สุด—2nm จาก 90,000 สู่ 110,000 เวเฟอร์ต่อเดือน และ 3nm จากมากกว่า 180,000 สู่ 210,000 เวเฟอร์ต่อเดือน—ยังเป็นข้อมูลจากแหล่งข่าวในห่วงโซ่อุปทาน จึงเหมาะใช้เป็นสัญญาณบอกขนาดและความเร็วของแผนขยายกำลังผลิตจนถึงกลางปี 2027 มากกว่าจะตีความเป็นคำแนะนำอย่างเป็นทางการจาก TSMC จนกว่าบริษัทจะออกมายืนยันโดยตรง 1719