โหนดกระบวนการผลิตและสถาปัตยกรรม

ตระกูล EPYC 9006 "Venice" เป็นซีพียูเซิร์ฟเวอร์ x86 ตัวแรกที่ผลิตในปริมาณมากบน โหนดกระบวนการผลิต 2nm ของ TSMC มันถูกสร้างบนสถาปัตยกรรมคอร์สองแบบ: Zen 6 (คอร์มาตรฐาน ความถี่สูง) และ Zen 6c (คอร์ขนาดกะทัดรัด เน้นความหนาแน่น) รุ่นเรือธงประกอบด้วยทรานซิสเตอร์ประมาณ 203 พันล้านตัว โดยชิปเล็ตประมวลผล (compute chiplets) ผลิตบนโหนด 2nm และ I/O die ผลิตบนโหนด 6nm

จำนวนคอร์ แคช และสเปกสำคัญของรุ่นเรือธง

รุ่นเรือธงคือ EPYC 9006 SP7 ซึ่งมีสเปกที่ก้าวกระโดดอย่างมากเมื่อเทียบกับรุ่นก่อน:

สี่รุ่นย่อยที่วางแผนไว้

AMD ได้ให้รายละเอียดของตระกูลย่อยที่แตกต่างกัน 4 ตระกูลภายใต้ไลน์อัพ Venice แต่ละรุ่นได้รับการปรับแต่งให้เหมาะกับกลุ่มเวิร์กโหลดที่แตกต่างกัน และมีไทม์ไลน์การวางจำหน่ายแยกกัน :

หมายเหตุเกี่ยวกับชื่อ: รุ่นพลังงานต่ำมีชื่อทางการว่า EPYC 9006 LP โดย AMD สื่อบางแห่งใช้ "Verano" เป็นชื่อรหัส ส่วน "Venice-X" เป็นชื่อทางการสำหรับรุ่น 3D V-Cache (EPYC 9006X SP7)

การอ้างสิทธิ์ด้านประสิทธิภาพเทียบกับ Nvidia Vera และ AMD Turin

AMD กล่าวอ้างประสิทธิภาพที่โดดเด่นหลายประการในคีย์โน้ต โดยวางตำแหน่ง Venice เป็นการตอบโต้โดยตรงต่อความพยายามของ Nvidia ในตลาด CPU ดาต้าเซ็นเตอร์ :

• เทียบกับ Nvidia Vera CPU: AMD อ้างว่า EPYC Venice ส่งมอบ ปริมาณงาน (throughput) สูงกว่า 2.2 เท่า เมื่อเทียบกับ CPU "Vera" คลาส Grace ของ Nvidia ในเวิร์กโหลดการอนุมาน AI
• เทียบกับ AMD Turin (EPYC 9005 / Zen 5) ของตัวเอง: AMD กล่าวว่า Venice ส่งมอบ ประสิทธิภาพสูงกว่า 1.8 เท่า เมื่อเทียบกับ EPYC "Turin" รุ่นก่อนหน้า (ซีรีส์ 9005) ในชุดเวิร์กโหลดดาต้าเซ็นเตอร์ที่หลากหลาย
• การอ้างสิทธิ์ในระดับเจนเนอเรชั่นที่กว้างขึ้น: Venice ส่งมอบ ปริมาณงานมากกว่า 18 เท่า เมื่อเทียบกับ EPYC รุ่นแรก (Naples, จากปี 2017)

ตัวเลขเหล่านี้เป็นผลการทดสอบภายในของ AMD ที่นำเสนอในคีย์โน้ต การตรวจสอบโดยอิสระคาดว่าจะเกิดขึ้นเมื่อตัวอย่างพร้อมใช้งานอย่างแพร่หลาย

Venice ในระบบ AI ระดับแร็ค Helios

ซีพียู Venice เป็นส่วนประกอบหลักของระบบ Helios ระดับแร็คของ AMD ซึ่งเปิดตัวในงานเดียวกัน Helios เป็นแพลตฟอร์มระดับแร็คแบบบูรณาการเต็มรูปแบบครั้งแรกของ AMD ที่ออกแบบมาเพื่อแข่งขันกับระบบของ Nvidia

องค์ประกอบของแร็ค Helios ตามสเปกทางการของ AMD :

• 72× AMD Instinct MI455X GPU (พร้อมหน่วยความจำ HBM4, ความจุ HBM รวม ~31 TB)
• 18× CPU EPYC Venice เจนเนอเรชั่นที่ 6
• เครือข่าย AMD Pensando "Vulcano" (ใช้ UALink)
• ประสิทธิภาพรวม: 2.9 EFLOPS (FP4) ต่อแร็ค; เวอร์ชัน double-wide ขยายได้ถึง 3 AI exaflops
• แบนด์วิธหน่วยความจำรวม: 1.4 PB/s ต่อแร็ค

สถานะลูกค้าและการจัดส่ง:

• Microsoft ประกาศเมื่อ 20 กรกฎาคม 2026 ว่าจะปรับใช้แร็ค Helios ใน Azure เริ่มตั้งแต่ช่วงครึ่งปีหลังของปี 2026 สำหรับเวิร์กโหลดการอนุมาน AI
• ลูกค้ารายอื่นที่ได้รับการเปิดเผย ได้แก่ Meta, OpenAI และ Oracle
• ในคีย์โน้ต AMD อธิบายว่า Helios "กำลังจัดส่งแล้ว" ให้กับลูกค้าเหล่านี้

โหนดกระบวนการผลิตและสถาปัตยกรรม

ตระกูล EPYC 9006 "Venice" เป็นซีพียูเซิร์ฟเวอร์ x86 ตัวแรกที่ผลิตในปริมาณมากบน โหนดกระบวนการผลิต 2nm ของ TSMC มันถูกสร้างบนสถาปัตยกรรมคอร์สองแบบ: Zen 6 (คอร์มาตรฐาน ความถี่สูง) และ Zen 6c (คอร์ขนาดกะทัดรัด เน้นความหนาแน่น) รุ่นเรือธงประกอบด้วยทรานซิสเตอร์ประมาณ 203 พันล้านตัว โดยชิปเล็ตประมวลผล (compute chiplets) ผลิตบนโหนด 2nm และ I/O die ผลิตบนโหนด 6nm

จำนวนคอร์ แคช และสเปกสำคัญของรุ่นเรือธง

รุ่นเรือธงคือ EPYC 9006 SP7 ซึ่งมีสเปกที่ก้าวกระโดดอย่างมากเมื่อเทียบกับรุ่นก่อน:

สี่รุ่นย่อยที่วางแผนไว้

AMD ได้ให้รายละเอียดของตระกูลย่อยที่แตกต่างกัน 4 ตระกูลภายใต้ไลน์อัพ Venice แต่ละรุ่นได้รับการปรับแต่งให้เหมาะกับกลุ่มเวิร์กโหลดที่แตกต่างกัน และมีไทม์ไลน์การวางจำหน่ายแยกกัน :

หมายเหตุเกี่ยวกับชื่อ: รุ่นพลังงานต่ำมีชื่อทางการว่า EPYC 9006 LP โดย AMD สื่อบางแห่งใช้ "Verano" เป็นชื่อรหัส ส่วน "Venice-X" เป็นชื่อทางการสำหรับรุ่น 3D V-Cache (EPYC 9006X SP7)

การอ้างสิทธิ์ด้านประสิทธิภาพเทียบกับ Nvidia Vera และ AMD Turin

AMD กล่าวอ้างประสิทธิภาพที่โดดเด่นหลายประการในคีย์โน้ต โดยวางตำแหน่ง Venice เป็นการตอบโต้โดยตรงต่อความพยายามของ Nvidia ในตลาด CPU ดาต้าเซ็นเตอร์ :

• เทียบกับ Nvidia Vera CPU: AMD อ้างว่า EPYC Venice ส่งมอบ ปริมาณงาน (throughput) สูงกว่า 2.2 เท่า เมื่อเทียบกับ CPU "Vera" คลาส Grace ของ Nvidia ในเวิร์กโหลดการอนุมาน AI
• เทียบกับ AMD Turin (EPYC 9005 / Zen 5) ของตัวเอง: AMD กล่าวว่า Venice ส่งมอบ ประสิทธิภาพสูงกว่า 1.8 เท่า เมื่อเทียบกับ EPYC "Turin" รุ่นก่อนหน้า (ซีรีส์ 9005) ในชุดเวิร์กโหลดดาต้าเซ็นเตอร์ที่หลากหลาย
• การอ้างสิทธิ์ในระดับเจนเนอเรชั่นที่กว้างขึ้น: Venice ส่งมอบ ปริมาณงานมากกว่า 18 เท่า เมื่อเทียบกับ EPYC รุ่นแรก (Naples, จากปี 2017)

ตัวเลขเหล่านี้เป็นผลการทดสอบภายในของ AMD ที่นำเสนอในคีย์โน้ต การตรวจสอบโดยอิสระคาดว่าจะเกิดขึ้นเมื่อตัวอย่างพร้อมใช้งานอย่างแพร่หลาย

Venice ในระบบ AI ระดับแร็ค Helios

ซีพียู Venice เป็นส่วนประกอบหลักของระบบ Helios ระดับแร็คของ AMD ซึ่งเปิดตัวในงานเดียวกัน Helios เป็นแพลตฟอร์มระดับแร็คแบบบูรณาการเต็มรูปแบบครั้งแรกของ AMD ที่ออกแบบมาเพื่อแข่งขันกับระบบของ Nvidia

องค์ประกอบของแร็ค Helios ตามสเปกทางการของ AMD :

• 72× AMD Instinct MI455X GPU (พร้อมหน่วยความจำ HBM4, ความจุ HBM รวม ~31 TB)
• 18× CPU EPYC Venice เจนเนอเรชั่นที่ 6
• เครือข่าย AMD Pensando "Vulcano" (ใช้ UALink)
• ประสิทธิภาพรวม: 2.9 EFLOPS (FP4) ต่อแร็ค; เวอร์ชัน double-wide ขยายได้ถึง 3 AI exaflops
• แบนด์วิธหน่วยความจำรวม: 1.4 PB/s ต่อแร็ค

สถานะลูกค้าและการจัดส่ง:

• Microsoft ประกาศเมื่อ 20 กรกฎาคม 2026 ว่าจะปรับใช้แร็ค Helios ใน Azure เริ่มตั้งแต่ช่วงครึ่งปีหลังของปี 2026 สำหรับเวิร์กโหลดการอนุมาน AI
• ลูกค้ารายอื่นที่ได้รับการเปิดเผย ได้แก่ Meta, OpenAI และ Oracle
• ในคีย์โน้ต AMD อธิบายว่า Helios "กำลังจัดส่งแล้ว" ให้กับลูกค้าเหล่านี้