TSMC เดิมพัน 50 เท่าในซิลิคอนโฟโตนิกส์: COUPE จะพลิกโฉมดาต้าเซ็นเตอร์ AI ภายในปี 2028

เป้าหมายกำลังการผลิต: จาก 500 เป็น 25,000 เวเฟอร์ต่อเดือน

แผนการขยายกำลังผลิตมีความชัดเจนเป็นขั้นเป็นตอน ตามรายงานล่าสุดจาก Commercial Times และ TrendForce กำลังการผลิต PIC ของ TSMC จะเพิ่มขึ้นจากประมาณ 500 เวเฟอร์ต่อเดือนในปัจจุบันเป็น 10,000 เวเฟอร์ต่อเดือนภายในไตรมาสที่สองของปี 2026 ภายในไตรมาสที่สี่ของปี 2026 ตัวเลขดังกล่าวจะเพิ่มขึ้นเป็น 15,000 เวเฟอร์ และเป้าหมายสำหรับปี 2028 คืออย่างน้อย 25,000 เวเฟอร์ต่อเดือน ^MTT

หากประมาณการที่ 648 ชิปต่อหนึ่งเวเฟอร์ กำลังการผลิตในปี 2028 จะให้ผลผลิต PIC ประมาณ 194 ล้านชิปต่อปี ^T1 เพื่อให้เห็นภาพ ปัจจุบันกำลังการผลิตประมาณ 500 เวเฟอร์ต่อเดือนให้ผลผลิตประมาณ 4 ล้านชิปต่อปี ^T

ลูกค้ารายสำคัญ: NVIDIA และ Broadcom เป็นหัวหอก

NVIDIA และ Broadcom ถูกระบุว่าเป็นลูกค้าหลักในช่วงแรกของการผลิตจำนวนมากของ COUPE โดยมีรายงานว่ามีการวางออเดอร์แล้ว ^MAE ด้วยกำลังการผลิต PIC ที่จำกัดในช่วงเริ่มต้นการผลิตในปี 2026–2027 ทั้งสองบริษัทนี้คาดว่าจะเป็นผู้ได้รับประโยชน์หลักจากผลผลิตในช่วงแรก ^T

NVIDIA ได้ดำเนินการอย่างจริงจังเพื่อรักษาความมั่นคงของห่วงโซ่อุปทานด้านออปติคอล ในเดือนมีนาคม 2026 บริษัทได้ลงทุนมูลค่า 4 พันล้านดอลลาร์สหรัฐ (รายละเอียด 2 พันล้านดอลลาร์ต่อบริษัท) ใน Lumentum และ Coherent เพื่อล็อคข้อตกลงจัดซื้อชิปเลเซอร์ประสิทธิภาพสูงและวัสดุออปติคอลขั้นสูงเป็นเวลาหลายปี ^EL NVIDIA วางแผนที่จะปรับใช้สวิตช์ที่ใช้ COUPE รวมถึงสวิตช์ Spectrum-X Ethernet แบบโฟโตนิกส์ในช่วงครึ่งหลังของปี 2026 โดยใช้เทคโนโลยี SoIC ของ TSMC ^R

เทคโนโลยี: COUPE + SoIC-X

COUPE คือ นวัตกรรมด้านการบรรจุภัณฑ์ (Packaging) เป็นหลัก โดยใช้เทคโนโลยี SoIC-X (System on Integrated Chips) ขั้นสูงของ TSMC ในการซ้อนวงจรรวมอิเล็กทรอนิกส์ (EIC) ไว้ด้านบนของวงจรรวมโฟโตนิก (PIC) โดยตรงโดยใช้การเชื่อมต่อทองแดง-ทองแดงแบบไฮบริด ^STS EIC ผลิตขึ้นที่โหนดกระบวนการ 65nm ในขณะที่ PIC จัดการสัญญาณออปติคอล ^SS

การบูรณาการแบบต่างชนิดกัน (Heterogeneous Integration) นี้เป็นกุญแจสำคัญ โดยการเชื่อมต่อชิปอิเล็กทรอนิกส์และโฟโตนิกที่ระยะพิทช์ระดับต่ำกว่า 10 ไมโครเมตร TSMC อ้างว่า COUPE ให้ประสิทธิภาพการใช้พลังงานที่ดีขึ้น 5–10 เท่า ลดความหน่วง (Latency) ได้ 10–20 เท่า และมีขนาดที่กะทัดรัดกว่าเมื่อเทียบกับโมดูลออปติคอลแบบเสียบได้แบบดั้งเดิม ^T

แนวทางนี้ดึงดูดระบบนิเวศที่กว้างขึ้น TSMC ได้ร่วมมือกับผู้จำหน่ายเครื่องมือ EDA อย่าง Ansys, Synopsys และ Cadence เพื่อรองรับการออกแบบโฟโตนิก และ Himax ได้รับการยืนยันว่าเป็นผู้จัดจำหน่ายไมโครเลนส์อาร์เรย์แต่เพียงผู้เดียวสำหรับ COUPE สองเจนเนอเรชั่นแรก ^SLM

ตลาด CPO ถึงจุดเปลี่ยนสำคัญในปี 2026

ปี 2026 ถูกอธิบายอย่างกว้างขวางว่าเป็นปีที่ Co-Packaged Optics (CPO) เปลี่ยนผ่านจากการใช้งานในวงจำกัด (Pilot) สู่การผลิตเชิงพาณิชย์เต็มรูปแบบ ^HG รายงานการวิจัยตลาดหลายฉบับสอดคล้องกับช่วงเวลานี้ โดยตลาด CPO มีมูลค่าประมาณ 2.2–4.2 พันล้านดอลลาร์สหรัฐในปี 2026 และคาดการณ์อัตราการเติบโตต่อปีแบบทบต้น (CAGR) ที่ 25–35% จนถึงปี 2031 ^G IDTechEx คาดการณ์ว่าตลาดจะเกิน 2 หมื่นล้านดอลลาร์สหรัฐภายในปี 2036 โดยเติบโตที่ CAGR 37% ^I

ดาต้าเซ็นเตอร์ AI เป็นตัวขับเคลื่อนอุปสงค์หลัก สวิตช์ Ethernet Spectrum-6 ของ NVIDIA เปิดตัวที่งาน CES 2026 ให้แบนด์วิดท์รวม 409.6 Tbps โดยใช้ซิลิคอนโฟโตนิกเอ็นจิ้นแบบบูรณาการ และลดการใช้พลังงานของการเชื่อมต่อระหว่างกัน (Interconnect) ลง 5 เท่าเมื่อเทียบกับรุ่นก่อนหน้า ^M Broadcom และ Marvell ก็กำลังพัฒนาแพลตฟอร์ม CPO ที่มุ่งเป้าไปที่ 1.6T และสูงกว่าเช่นกัน ^AP

เรื่องราวของประสิทธิภาพการใช้พลังงานนั้นน่าสนใจ ระบบทองแดงและปลั๊กแบบเดิมใช้พลังงาน 12–15 พิโคจูลต่อบิตในช่วงต้นปี 2025 ในขณะที่ระบบ CPO ใหม่จาก Broadcom และ NVIDIA ทำงานที่ 5 pJ/บิตหรือต่ำกว่า โดยมีแผนงานไปสู่ต่ำกว่า 1 pJ/บิต ^MF

ความท้าทายด้านผลผลิตและข้อจำกัดด้านบรรจุภัณฑ์ขั้นสูง

แผนการขยายกำลังผลิตมีความเสี่ยงอย่างมีนัยสำคัญ รายงานอ้างถึงผลผลิต SoIC Stacking ที่สมมติขึ้นประมาณ 50% สำหรับการผลิตในช่วงแรก ซึ่งจะลดจำนวนออปติคัลเอ็นจิ้นที่เสร็จสมบูรณ์ลงครึ่งหนึ่งเมื่อเทียบกับจำนวน PIC Die ดิบ ^T1 เมื่อรวมกับการสูญเสียผลผลิตของขั้นตอนการประกอบ (Assembly) ในขั้นปลายน้ำ ปริมาณการจัดส่งออปติคัลเอ็นจิ้นจริงอาจลดลงอย่างมีนัยสำคัญ โดยประมาณการว่าจะอยู่ที่ 39 ล้านหน่วยจากกำลังการผลิตปัจจุบัน และเพิ่มขึ้นเป็น 486 ล้านหน่วยตามเป้าหมายปี 2028 เทียบกับจำนวน Die ดิบ 194 ล้านชิ้น ¹

กำลังการผลิตของบรรจุภัณฑ์ขั้นสูง (Advanced Packaging) เป็นปัญหาคอขวดด้วยเช่นกัน กำลังการผลิต CoWoS (Chip-on-Wafer-on-Substrate) ของ TSMC ขายหมดจนถึงปี 2026 และ CEO C.C. Wei ยอมรับต่อสาธารณะว่า CoWoS ยังคงตึงตัวมาก ^O TSMC คาดการณ์ว่ากำลังการผลิต CoWoS จะเติบโตที่มากกว่า 80% CAGR จากปี 2022 ถึง 2027 แต่ซิลิคอนโฟโตนิกส์กำลังเข้ามาแข่งขันในพื้นที่บรรจุภัณฑ์ขั้นสูงเดียวกัน (CoWoS และ SoIC) ซึ่งการบูรณาการ GPU และ HBM ก็สร้างความตึงเครียดอยู่แล้ว ^TB นักวิเคราะห์ในอุตสาหกรรมอธิบายว่ากำลังการผลิตซิลิคอนโฟโตนิกส์ของ TSMC เป็นคอขวดของห่วงโซ่อุปทาน AI รายใหญ่ถัดไปรองจาก CoWoS ^MB

สรุป: แผนการขยายกำลังผลิต PIC ของ TSMC

บทสรุป

TSMC กำลังดำเนินการขยายกำลังการผลิตซิลิคอนโฟโตนิกส์ครั้งใหญ่ในประวัติศาสตร์ โดยมีแพลตฟอร์ม COUPE/SoIC-X เป็นแกนหลัก และได้รับแรงหนุนจากความต้องการของดาต้าเซ็นเตอร์ AI การเพิ่มกำลังการผลิตจาก 500 เป็น 25,000 เวเฟอร์ต่อเดือนในเวลาไม่ถึงสามปี แสดงถึงการเพิ่มขึ้น 50 เท่า ซึ่งส่งผลกระทบต่อห่วงโซ่อุปทานฮาร์ดแวร์ AI ทั้งหมด อย่างไรก็ตาม ความสมบูรณ์ของผลผลิต (Yield) โดยเฉพาะผลผลิต SoIC Stacking ที่ประมาณ 50% และปัญหาคอขวดของบรรจุภัณฑ์ขั้นสูงโดยรวม ยังคงเป็นความเสี่ยงระยะใกล้ที่ใหญ่ที่สุด ^MHTM

หากประสบความสำเร็จ การเดิมพันของ TSMC ด้วยแสงจะทำให้บทบาทของบริษัทในฐานะผู้ผลิตชิป (Foundry) กลางของเทคโนโลยีการเชื่อมต่อในยุค AI แข็งแกร่งขึ้น โดยขยายอำนาจเหนือจากตรรกะและบรรจุภัณฑ์ขั้นสูงไปสู่โดเมนออปติคอล