Rapidus 2nm: กลยุทธ์ราคา เปรียบเทียบ TSMC และการเดิมพันครั้งใหญ่ของวงการเซมิคอนดักเตอร์ญี่ปุ่น

ในเดือนกรกฎาคม 2026 ซีอีโอของ Rapidus อย่าง Atsuyoshi Koike กล่าวอย่างตรงไปตรงมาถึงกลยุทธ์การตั้งราคาของบริษัทว่า ในการตั้งราคาเวเฟอร์ "เราจะแพ้ TSMC ไม่ได้" คำกล่าวนี้สะท้อนถึงความทะเยอทะยานของญี่ปุ่นในการฟื้นฟูขีดความสามารถด้านการผลิตเซมิคอนดักเตอร์ขั้นสูง โดยตั้งเป้าไปที่โหนด 2nm ด้วยโมเดลราคาที่ออกแบบมาเพื่อลดราคาคู่แข่งรายใหญ่ของอุตสาหกรรมอย่างมีนัยสำคัญ

Rapidus ตั้งเป้าราคาเวเฟอร์ 2nm ไว้ที่ 3–3.5 ล้านเยน หรือประมาณ 20,000–23,000 ดอลลาร์สหรัฐ ในขณะที่เวเฟอร์ N2 ของ TSMC มีราคาอยู่ที่ประมาณ 30,000 ดอลลาร์สหรัฐต่อแผ่น ซึ่งสูงกว่าเวเฟอร์ 3nm ของตัวเองประมาณ 10–20% ความแตกต่างนี้หมายถึงข้อได้เปรียบด้านต้นทุน 23–33% สำหรับ Rapidus ซึ่งเป็นช่องว่างที่มีความหมายอย่างมากในตลาดที่ทุกดอลลาร์ต่อเวเฟอร์ล้วนมีความสำคัญ

เปรียบเทียบราคา: Rapidus vs TSMC vs Samsung

โรงหล่อ	ราคาเวเฟอร์ 2nm (ประมาณการ)	หมายเหตุ
Rapidus	¥3–3.5M ($20–23K)	กลยุทธ์ "ห้ามแพ้ TSMC"; ลดราคาแบบรุก
TSMC	~$30,000	สูงกว่า 3nm 10–20%; วางแผนขึ้นราคาหลายปีถึงปี 2029
Samsung	~$20,000	ลดราคา 33% จาก TSMC แต่ยังมีปัญหาด้านคุณภาพ

กลยุทธ์ราคาของ TSMC เพิ่มความซับซ้อนอีกชั้นหนึ่ง โรงหล่อไต้หวันมีแผนขึ้นราคาต่อเนื่องปีละ 3–10% สำหรับโหนดขั้นสูงตั้งแต่ปี 2026 ไปจนถึงอย่างน้อยปี 2029 ซึ่งหมายความว่าแม้ Rapidus จะพยายามหาพื้นที่ยืน ฐานราคาก็จะสูงขึ้นเรื่อยๆ

ประวัติบริษัท: ความฝัน 2nm ที่รัฐหนุนหลัง

Rapidus Corporation ก่อตั้งขึ้นเมื่อวันที่ 10 สิงหาคม 2022 โดยเป็นกลุ่มบริษัทยักษ์ใหญ่ของญี่ปุ่นที่มีพันธกิจเดียว คือ การสร้างขีดความสามารถโรงหล่อลอจิกขั้นสูงของญี่ปุ่นขึ้นมาใหม่ การก่อตั้งบริษัทเกิดขึ้นในช่วงที่ความได้เปรียบทางประวัติศาสตร์ของญี่ปุ่นในด้านเซมิคอนดักเตอร์ได้เลือนหายไปนานแล้ว ซึ่งเป็นข้อเท็จจริงที่รัฐบาลญี่ปุ่นตั้งใจจะพลิกกลับ

ผู้สนับสนุนหลัก:

• รัฐบาลญี่ปุ่น (METI / IPA): ผู้ให้ทุนหลักผ่านกระทรวงเศรษฐกิจ การค้า และอุตสาหกรรม และสำนักงานส่งเสริมเทคโนโลยีสารสนเทศ
• ผู้ร่วมก่อตั้ง 8 บริษัท: Toyota, Sony Group, NTT, SoftBank, Fujitsu, NEC, Canon และธนาคารเพื่อการพัฒนาแห่งญี่ปุ่น ภายในเดือนกุมภาพันธ์ 2026 จำนวนเพิ่มเป็น 32 บริษัทภาคเอกชน
• พันธมิตรด้านเทคโนโลยี: IBM (ลิขสิทธิ์เทคโนโลยี GAA 2nm), imec (R&D กระบวนการ), ASML (ลิโธกราฟี High-NA EUV) และ Cadence (เครื่องมือ EDA สำหรับ AI/HPC)

เงินทุนสะสม (ถึงกลางปี 2026):

• การสนับสนุนด้าน R&D สะสมจากรัฐบาล: 2.35 ล้านล้านเยน (~16.3 พันล้านดอลลาร์สหรัฐ) จนถึงเดือนมีนาคม 2027
• การระดมทุนเพิ่มเติมในปี 2026: 267.6 พันล้านเยน (~1.7 พันล้านดอลลาร์สหรัฐ) ในเดือนกุมภาพันธ์ และ 150 พันล้านเยน (~943 ล้านดอลลาร์สหรัฐ) ในเดือนมิถุนายน
• เงินทุนสะสมทั้งหมดมากกว่า 1.8 หมื่นล้านดอลลาร์สหรัฐ ทำให้เป็นหนึ่งในสตาร์ทอัพเซมิคอนดักเตอร์ที่มีทุนหนามากที่สุดในประวัติศาสตร์

ความสำเร็จในการผลิต: จากสายนำร่องสู่เป้าหมายปี 2027

Rapidus บรรลุเป้าหมายทางเทคนิคที่สำคัญหลายประการบนเส้นทางสู่การผลิตจำนวนมาก:

• เมษายน 2025: สายการผลิตนำร่อง 2nm เริ่มดำเนินการที่โรงงาน IIM-1 ในเมืองจิโตเสะ ฮอกไกโด
• กรกฎาคม 2025: ประสบความสำเร็จในการผลิตและสาธิตการทำงานของ ทรานซิสเตอร์ Gate-All-Around (GAA) ขนาด 2nm โดยใช้เครื่องลิโธกราฟี EUV ASML NXE:3800E
• กุมภาพันธ์ 2026: ปล่อย Process Design Kit (PDK) ขนาด 2nm ตัวแรกให้กับลูกค้าที่เข้าถึงได้ก่อน
• ปลายปี 2026 (แผน): เริ่ม ผลิตชิปทดสอบ ให้กับลูกค้าที่โรงงานจิโตเสะ
• 2027 (เป้าหมาย): ผลิตจำนวนมาก สำหรับชิป 2nm
• การเพิ่มกำลังการผลิต: กำลังการผลิตเริ่มต้นที่ 6,000 เวเฟอร์ต่อเดือน ตั้งเป้า ~25,000 เวเฟอร์ต่อเดือน ภายในปี 2028

Rapidus ใช้โมเดลการผลิตที่แตกต่างที่เรียกว่า "Rapid and Unified Manufacturing Service" (RUMS) — การประมวลผลเวเฟอร์เดี่ยว 100% ด้วยการบูรณาการ AI อย่างหนัก ซึ่งมีเป้าหมายเพื่อลดวงจรการพัฒนาให้สั้นลงอย่างมากเมื่อเทียบกับวิธีการประมวลผลแบบกลุ่มปริมาณมากของ TSMC

แอปพลิเคชันเป้าหมาย: AI, HPC และอื่นๆ

Rapidus กำหนดเป้าหมายตลาดปลายทางที่มี มูลค่าสูงและอ่อนไหวต่อประสิทธิภาพ อย่างชัดเจน โดยที่ประสิทธิภาพของชิปมีความสำคัญมากกว่าปริมาณล้วนๆ :

• AI accelerator — ชิปฝึกอบรมและอนุมาน AI ในดาต้าเซ็นเตอร์
• การประมวลผลสมรรถนะสูง (HPC) — ซูเปอร์คอมพิวเตอร์และการออกแบบ CPU/GPU ของประเทศ
• AI PC — โปรเซสเซอร์อนุมาน AI บนอุปกรณ์ที่มี NPU ในตัว
• IoT ขั้นสูง/AI ที่ขอบ — ชิป GAA 2nm ที่ประหยัดพลังงาน ซึ่งให้ประสิทธิภาพดีขึ้น 45% หรือใช้พลังงานน้อยลง 75% เมื่อเทียบกับ 7nm

กลยุทธ์คือการมุ่งเน้นไปที่งานที่กำหนดเองเฉพาะกลุ่มและมีอัตรากำไรสูง (AI/HPC) แทนที่จะพยายามเทียบปริมาณสินค้าโภคภัณฑ์มหาศาลของ TSMC อย่างน้อยในช่วงแรก

ความเสี่ยงหลัก: 6 ความท้าทายที่รออยู่ข้างหน้า

แม้จะมีราคาที่รุกและความสำเร็จทางเทคนิคที่น่าประทับใจ แต่ Rapidus ยังคงเผชิญการต่อสู้ที่ยากลำบาก:

1. ความต้องการเงินทุนมหาศาล: ญี่ปุ่นให้คำมั่นสัญญาไปแล้วกว่า 1.6 หมื่นล้านดอลลาร์สหรัฐ และต้นทุนทั้งหมดในการไปถึงจุดที่ทำกำไรอาจเกิน 3-4 หมื่นล้านดอลลาร์สหรัฐ โดยไม่มีหลักประกันคำสั่งซื้อจากลูกค้าที่เพียงพอ

2. ความท้าทายในการหาลูกค้า: TSMC ครองตลาดด้วยความไว้วางใจที่สั่งสมมานานหลายทศวรรษ ระบบนิเวศขนาดใหญ่ของ IP การออกแบบ และ EDA flow รวมถึงลูกค้าหลักอย่าง Apple, NVIDIA, AMD และ Qualcomm การแย่งลูกค้าหลักจาก N2 ที่ได้รับการพิสูจน์แล้วของ TSMC ถือเป็นภารกิจที่ยากลำบาก

3. เส้นโค้งการเรียนรู้ด้านการผลิตและ Yield: Rapidus ไม่มีประวัติการผลิตปริมาณมาก การก้าวจากความสำเร็จในสายนำร่องไปสู่ Yield ที่ใช้งานได้ในเชิงพาณิชย์ (>80%) บนโหนด GAA ที่ล้ำสมัยนั้นเป็นเรื่องยากเป็นพิเศษ

4. ความเสียเปรียบด้านขนาด: กำลังการผลิต 2nm ของ TSMC ในปี 2026 เพียงปีเดียวคาดว่าจะอยู่ที่ ~60,000 เวเฟอร์ต่อเดือน ขนาดเริ่มต้นของ Rapidus ที่ 6,000 WPM นั้นเล็กกว่าหลายเท่า ทำให้อำนาจต่อรองด้านต้นทุนและการจัดสรรลูกค้ามีจำกัด

5. การพึ่งพาทางภูมิรัฐศาสตร์: กิจการนี้พึ่งพาความปรารถนาดีของรัฐบาลญี่ปุ่นอย่างมาก การเปลี่ยนแปลงลำดับความสำคัญทางการเมืองหรือวิกฤตการคลังอาจขัดขวางเงินทุน

6. ความเสี่ยงด้านเทคโนโลยีตามไม่ทัน: คู่แข่งไม่ได้หยุดนิ่ง N2 ของ TSMC อยู่ในช่วงการผลิตปริมาณมากแล้ว และ Intel 18A กับ Samsung SF2 ก็แข่งขันกันเช่นกัน Rapidus ต้องดำเนินการเพิ่มกำลังการผลิตครั้งแรกให้ถูกต้องบนโหนดที่ล้ำหน้าที่สุดเท่าที่เป็นไปได้