จุดเปลี่ยนทางเทคนิค: จากจ่ายไฟด้านหลังสู่จ่ายไฟสองด้าน

กระบวนการผลิตพื้นฐาน Intel 14A ใช้เทคโนโลยี PowerDirect ซึ่งเป็นเครือข่ายจ่ายไฟด้านหลังเวเฟอร์ หรือ BSPDN (Backside Power Delivery Network) โดยย้ายเส้นทางจ่ายไฟส่วนหนึ่งไปไว้ด้านหลังของชิป

สำหรับ 14A2 มีรายงานว่า Intel กำลังพิจารณาแนวทางที่เข้มข้นกว่าเดิม นั่นคือให้ชิปดึงไฟจากทั้งด้านหน้าและด้านหลังพร้อมกัน โครงสร้างลักษณะนี้มีเป้าหมายเพื่อเปิดทางให้ใช้ระยะห่างระหว่างชั้นโลหะที่แคบลง และวางทรานซิสเตอร์ได้หนาแน่นกว่า 14A รุ่นพื้นฐาน

ตัวเลขสำคัญที่มีการรายงาน ได้แก่

• ระยะ M0 ของ Intel 14A: 28 นาโนเมตร
• เป้าหมายระยะ M0 ของ 14A2: ราว 21 นาโนเมตร โดยอาศัยการปรับปรุงกระบวนการทำลวดลายซ้ำ หรือ double patterning ที่เป็นไปได้จากแนวทางจ่ายไฟสองด้าน

Intel ระบุว่า 14A รุ่นพื้นฐานสามารถเพิ่มความหนาแน่นของชิปได้สูงสุดราว 30% เมื่อเทียบกับ Intel 18A ดังนั้น 14A2 จึงมีโอกาสให้ผลลัพธ์ด้านความหนาแน่นสูงกว่าเดิม แต่แหล่งข้อมูลที่มีอยู่ยังไม่มีตัวเลขเพิ่มความหนาแน่นของ 14A2 ที่ Intel ประกาศอย่างเป็นทางการ

ทำไม Intel จึงต้องพิจารณาแนวทางนี้

แรงผลักดันหลักคือการแข่งขันด้านความหนาแน่นในกลุ่มกระบวนการผลิตระดับ 1.4 นาโนเมตร โดยมีทั้ง TSMC A14 และ Samsung SF1.4 เป็นคู่แข่งสำคัญ

สำหรับผู้ผลิตชิป ความหนาแน่นที่สูงขึ้นหมายถึงการบรรจุทรานซิสเตอร์หรือวงจรได้มากขึ้นในพื้นที่เท่าเดิม ซึ่งอาจช่วยเพิ่มประสิทธิภาพ ลดการใช้พลังงาน หรือทำให้ผลิตภัณฑ์มีขนาดเล็กลงได้ ทั้งนี้ผลลัพธ์จริงยังขึ้นอยู่กับการออกแบบชิปและการควบคุมต้นทุนการผลิตด้วย

อย่างไรก็ตาม ระบบจ่ายไฟสองด้านไม่ได้มีแต่ข้อดี รายงานระบุว่าระยะโลหะที่แคบลงถึงราว 21 นาโนเมตรอาจทำให้เกิดความต้านทานทางไฟฟ้าเพิ่มขึ้น และต้องใช้โครงสร้างจ่ายไฟแบบผสมรูปแบบใหม่เพื่อรองรับภาระทางไฟฟ้าที่สูงขึ้น นั่นหมายความว่า Intel ยังต้องแก้โจทย์ด้านความเสถียรและการผลิตให้ได้ ก่อนที่แนวคิดนี้จะกลายเป็นกระบวนการผลิตเชิงพาณิชย์

หมุดหมายสำคัญของแผน Intel 14A

PDK หรือ Process Design Kit คือชุดเครื่องมือ ข้อมูล และกฎการออกแบบที่ลูกค้าใช้สร้างชิปให้เข้ากับกระบวนการผลิตของโรงงาน ดังนั้นการส่งมอบ PDK แต่ละเวอร์ชันจึงเป็นขั้นตอนสำคัญในการดึงลูกค้าเข้ามาทดสอบและออกแบบผลิตภัณฑ์

ลิป-ปู ตัน ซีอีโอของ Intel เรียก PDK 0.9 ว่าเป็น “Holy Grail” ของกระบวนการผลิต 14A และมองว่าเป็นจุดตรวจสอบสำคัญสำหรับการเดินหน้ากับลูกค้า

กำหนดการล่าสุดนี้ช้ากว่าแผนก่อนหน้าประมาณหนึ่งปี โดยก่อนหน้านี้ Intel เคยวางเป้าหมายเริ่มการผลิตทดลองในปี 2027

เปรียบเทียบกำหนดการกับ TSMC และ Samsung

Bloomberg รายงานว่า TSMC มีแผนเริ่มผลิตกระบวนการ A14 ในปี 2028 ขณะที่แหล่งข้อมูลอื่นก็ระบุเป้าหมายการผลิตจำนวนมากของ A14 ในปีเดียวกัน

A14 รุ่นแรกของ TSMC จะยังไม่มีระบบจ่ายไฟด้านหลัง ส่วนรุ่นที่เพิ่มรางจ่ายไฟด้านหลัง ซึ่งมีการระบุชื่อว่า A14P มีแผนสำหรับปี 2029

สำหรับ Samsung นั้น แหล่งข้อมูลที่มีระบุเพียงว่าบริษัทเป็นส่วนหนึ่งของการแข่งขันกระบวนการผลิตระดับ 1.4 นาโนเมตร แต่ยังไม่มีข้อมูลยืนยันกำหนดการเริ่มผลิตทดลองหรือผลิตจำนวนมากของ SF1.4 ในปัจจุบัน

ประเด็นสำคัญ: หากยึดตามกำหนดการที่รายงาน Intel จะเริ่มผลิตจำนวนมาก 14A ในปี 2029 ซึ่งช้ากว่าเป้าหมาย A14 ของ TSMC ในปี 2028 ราวหนึ่งปี อย่างไรก็ตาม ตันระบุว่า Intel มองกรอบเวลาของ 14A ว่าใกล้เคียงกับ A14 ของ TSMC เนื่องจากทั้งสองอยู่ในกลุ่มกระบวนการผลิตระดับ 1.4 นาโนเมตร ส่วนกำหนดการของ Samsung ยังไม่ชัดเจน

Intel มองไกลกว่า 14A: 10A และ 7A

นอกจาก 14A แล้ว ตันยังยืนยันว่า Intel เริ่มพัฒนากระบวนการผลิตอีกสองรุ่นที่อยู่ถัดไปแล้ว

• 10A ซึ่งอยู่ในกลุ่มระดับประมาณ 1 นาโนเมตร กำลังอยู่ในช่วงเริ่มต้นของการพัฒนา
• 7A ซึ่งอยู่ต่ำกว่าระดับ 1 นาโนเมตร ก็กำลังอยู่ในช่วงเริ่มต้นเช่นกัน

ตันเปิดเผยเรื่องนี้ระหว่างพูดคุยเกี่ยวกับแผนงานกระบวนการผลิตของ Intel ในการประชุม J.P. Morgan ครั้งที่ 54 ว่าด้วยเทคโนโลยี สื่อ และการสื่อสารระดับโลกที่เมืองบอสตัน

การเริ่มต้นพัฒนา 10A และ 7A แสดงให้เห็นว่า Intel กำลังวางแผนหลายรุ่นต่อเนื่องในยุค “อังสตรอม” ซึ่งเป็นชื่อเรียกช่วงการพัฒนากระบวนการผลิตที่ก้าวผ่านระดับ 1 นาโนเมตรไปแล้ว แม้รายละเอียดด้านกำหนดการและคุณสมบัติของทั้งสองโหนดยังไม่ได้รับการเปิดเผยอย่างครบถ้วน

สรุป: 14A2 อาจเป็นการเดิมพันด้านความหนาแน่นของ Intel

Intel 14A รุ่นพื้นฐานใช้ทรานซิสเตอร์แบบ gate-all-around รุ่น RibbonFET 2 และระบบจ่ายไฟด้านหลัง PowerDirect โดยบริษัทระบุว่าสามารถเพิ่มความหนาแน่นของชิปได้สูงสุดราว 30% เมื่อเทียบกับ Intel 18A

ส่วน 14A2 ที่มีรายงานว่าอยู่ระหว่างการพิจารณา อาจเปลี่ยนไปใช้ระบบจ่ายไฟสองด้าน พร้อมลดระยะ M0 จาก 28 นาโนเมตรเหลือราว 21 นาโนเมตร เพื่อผลักดันความหนาแน่นของทรานซิสเตอร์ให้สูงขึ้น แต่ Intel ยังไม่ได้ประกาศตัวเลขการเพิ่มความหนาแน่นของ 14A2 อย่างเป็นทางการ และยังมีโจทย์ด้านความต้านทานกับความเสถียรของระบบจ่ายไฟที่ต้องแก้ไข

ในด้านแผนงาน PDK 0.9 มีกำหนดส่งให้ลูกค้าภายนอกในเดือนตุลาคม 2026 การผลิตทดลองอยู่ในปี 2028 และการผลิตจำนวนมากในปี 2029 เมื่อเทียบกันแล้ว เป้าหมายดังกล่าวช้ากว่า A14 ของ TSMC ที่รายงานว่าจะผลิตในปี 2028 ราวหนึ่งปี

ระยะยาวกว่านั้น Intel กำลังเดินหน้าพัฒนา 10A และ 7A ต่อไป ความสำเร็จของ 14A จึงไม่ได้เป็นเพียงเรื่องของชิปหนึ่งรุ่น แต่เป็นบททดสอบสำคัญต่อความสามารถของ Intel ในการสร้างธุรกิจโรงงานรับจ้างผลิตชิปและรักษาตำแหน่งในการแข่งขันยุคอังสตรอม

จุดเปลี่ยนทางเทคนิค: จากจ่ายไฟด้านหลังสู่จ่ายไฟสองด้าน

กระบวนการผลิตพื้นฐาน Intel 14A ใช้เทคโนโลยี PowerDirect ซึ่งเป็นเครือข่ายจ่ายไฟด้านหลังเวเฟอร์ หรือ BSPDN (Backside Power Delivery Network) โดยย้ายเส้นทางจ่ายไฟส่วนหนึ่งไปไว้ด้านหลังของชิป

สำหรับ 14A2 มีรายงานว่า Intel กำลังพิจารณาแนวทางที่เข้มข้นกว่าเดิม นั่นคือให้ชิปดึงไฟจากทั้งด้านหน้าและด้านหลังพร้อมกัน โครงสร้างลักษณะนี้มีเป้าหมายเพื่อเปิดทางให้ใช้ระยะห่างระหว่างชั้นโลหะที่แคบลง และวางทรานซิสเตอร์ได้หนาแน่นกว่า 14A รุ่นพื้นฐาน

ตัวเลขสำคัญที่มีการรายงาน ได้แก่

• ระยะ M0 ของ Intel 14A: 28 นาโนเมตร
• เป้าหมายระยะ M0 ของ 14A2: ราว 21 นาโนเมตร โดยอาศัยการปรับปรุงกระบวนการทำลวดลายซ้ำ หรือ double patterning ที่เป็นไปได้จากแนวทางจ่ายไฟสองด้าน

Intel ระบุว่า 14A รุ่นพื้นฐานสามารถเพิ่มความหนาแน่นของชิปได้สูงสุดราว 30% เมื่อเทียบกับ Intel 18A ดังนั้น 14A2 จึงมีโอกาสให้ผลลัพธ์ด้านความหนาแน่นสูงกว่าเดิม แต่แหล่งข้อมูลที่มีอยู่ยังไม่มีตัวเลขเพิ่มความหนาแน่นของ 14A2 ที่ Intel ประกาศอย่างเป็นทางการ

ทำไม Intel จึงต้องพิจารณาแนวทางนี้

แรงผลักดันหลักคือการแข่งขันด้านความหนาแน่นในกลุ่มกระบวนการผลิตระดับ 1.4 นาโนเมตร โดยมีทั้ง TSMC A14 และ Samsung SF1.4 เป็นคู่แข่งสำคัญ

สำหรับผู้ผลิตชิป ความหนาแน่นที่สูงขึ้นหมายถึงการบรรจุทรานซิสเตอร์หรือวงจรได้มากขึ้นในพื้นที่เท่าเดิม ซึ่งอาจช่วยเพิ่มประสิทธิภาพ ลดการใช้พลังงาน หรือทำให้ผลิตภัณฑ์มีขนาดเล็กลงได้ ทั้งนี้ผลลัพธ์จริงยังขึ้นอยู่กับการออกแบบชิปและการควบคุมต้นทุนการผลิตด้วย

อย่างไรก็ตาม ระบบจ่ายไฟสองด้านไม่ได้มีแต่ข้อดี รายงานระบุว่าระยะโลหะที่แคบลงถึงราว 21 นาโนเมตรอาจทำให้เกิดความต้านทานทางไฟฟ้าเพิ่มขึ้น และต้องใช้โครงสร้างจ่ายไฟแบบผสมรูปแบบใหม่เพื่อรองรับภาระทางไฟฟ้าที่สูงขึ้น นั่นหมายความว่า Intel ยังต้องแก้โจทย์ด้านความเสถียรและการผลิตให้ได้ ก่อนที่แนวคิดนี้จะกลายเป็นกระบวนการผลิตเชิงพาณิชย์

หมุดหมายสำคัญของแผน Intel 14A

PDK หรือ Process Design Kit คือชุดเครื่องมือ ข้อมูล และกฎการออกแบบที่ลูกค้าใช้สร้างชิปให้เข้ากับกระบวนการผลิตของโรงงาน ดังนั้นการส่งมอบ PDK แต่ละเวอร์ชันจึงเป็นขั้นตอนสำคัญในการดึงลูกค้าเข้ามาทดสอบและออกแบบผลิตภัณฑ์

ลิป-ปู ตัน ซีอีโอของ Intel เรียก PDK 0.9 ว่าเป็น “Holy Grail” ของกระบวนการผลิต 14A และมองว่าเป็นจุดตรวจสอบสำคัญสำหรับการเดินหน้ากับลูกค้า

กำหนดการล่าสุดนี้ช้ากว่าแผนก่อนหน้าประมาณหนึ่งปี โดยก่อนหน้านี้ Intel เคยวางเป้าหมายเริ่มการผลิตทดลองในปี 2027

เปรียบเทียบกำหนดการกับ TSMC และ Samsung

Bloomberg รายงานว่า TSMC มีแผนเริ่มผลิตกระบวนการ A14 ในปี 2028 ขณะที่แหล่งข้อมูลอื่นก็ระบุเป้าหมายการผลิตจำนวนมากของ A14 ในปีเดียวกัน

A14 รุ่นแรกของ TSMC จะยังไม่มีระบบจ่ายไฟด้านหลัง ส่วนรุ่นที่เพิ่มรางจ่ายไฟด้านหลัง ซึ่งมีการระบุชื่อว่า A14P มีแผนสำหรับปี 2029

สำหรับ Samsung นั้น แหล่งข้อมูลที่มีระบุเพียงว่าบริษัทเป็นส่วนหนึ่งของการแข่งขันกระบวนการผลิตระดับ 1.4 นาโนเมตร แต่ยังไม่มีข้อมูลยืนยันกำหนดการเริ่มผลิตทดลองหรือผลิตจำนวนมากของ SF1.4 ในปัจจุบัน

ประเด็นสำคัญ: หากยึดตามกำหนดการที่รายงาน Intel จะเริ่มผลิตจำนวนมาก 14A ในปี 2029 ซึ่งช้ากว่าเป้าหมาย A14 ของ TSMC ในปี 2028 ราวหนึ่งปี อย่างไรก็ตาม ตันระบุว่า Intel มองกรอบเวลาของ 14A ว่าใกล้เคียงกับ A14 ของ TSMC เนื่องจากทั้งสองอยู่ในกลุ่มกระบวนการผลิตระดับ 1.4 นาโนเมตร ส่วนกำหนดการของ Samsung ยังไม่ชัดเจน

Intel มองไกลกว่า 14A: 10A และ 7A

นอกจาก 14A แล้ว ตันยังยืนยันว่า Intel เริ่มพัฒนากระบวนการผลิตอีกสองรุ่นที่อยู่ถัดไปแล้ว

• 10A ซึ่งอยู่ในกลุ่มระดับประมาณ 1 นาโนเมตร กำลังอยู่ในช่วงเริ่มต้นของการพัฒนา
• 7A ซึ่งอยู่ต่ำกว่าระดับ 1 นาโนเมตร ก็กำลังอยู่ในช่วงเริ่มต้นเช่นกัน

ตันเปิดเผยเรื่องนี้ระหว่างพูดคุยเกี่ยวกับแผนงานกระบวนการผลิตของ Intel ในการประชุม J.P. Morgan ครั้งที่ 54 ว่าด้วยเทคโนโลยี สื่อ และการสื่อสารระดับโลกที่เมืองบอสตัน

การเริ่มต้นพัฒนา 10A และ 7A แสดงให้เห็นว่า Intel กำลังวางแผนหลายรุ่นต่อเนื่องในยุค “อังสตรอม” ซึ่งเป็นชื่อเรียกช่วงการพัฒนากระบวนการผลิตที่ก้าวผ่านระดับ 1 นาโนเมตรไปแล้ว แม้รายละเอียดด้านกำหนดการและคุณสมบัติของทั้งสองโหนดยังไม่ได้รับการเปิดเผยอย่างครบถ้วน

สรุป: 14A2 อาจเป็นการเดิมพันด้านความหนาแน่นของ Intel

Intel 14A รุ่นพื้นฐานใช้ทรานซิสเตอร์แบบ gate-all-around รุ่น RibbonFET 2 และระบบจ่ายไฟด้านหลัง PowerDirect โดยบริษัทระบุว่าสามารถเพิ่มความหนาแน่นของชิปได้สูงสุดราว 30% เมื่อเทียบกับ Intel 18A

ส่วน 14A2 ที่มีรายงานว่าอยู่ระหว่างการพิจารณา อาจเปลี่ยนไปใช้ระบบจ่ายไฟสองด้าน พร้อมลดระยะ M0 จาก 28 นาโนเมตรเหลือราว 21 นาโนเมตร เพื่อผลักดันความหนาแน่นของทรานซิสเตอร์ให้สูงขึ้น แต่ Intel ยังไม่ได้ประกาศตัวเลขการเพิ่มความหนาแน่นของ 14A2 อย่างเป็นทางการ และยังมีโจทย์ด้านความต้านทานกับความเสถียรของระบบจ่ายไฟที่ต้องแก้ไข

ในด้านแผนงาน PDK 0.9 มีกำหนดส่งให้ลูกค้าภายนอกในเดือนตุลาคม 2026 การผลิตทดลองอยู่ในปี 2028 และการผลิตจำนวนมากในปี 2029 เมื่อเทียบกันแล้ว เป้าหมายดังกล่าวช้ากว่า A14 ของ TSMC ที่รายงานว่าจะผลิตในปี 2028 ราวหนึ่งปี

ระยะยาวกว่านั้น Intel กำลังเดินหน้าพัฒนา 10A และ 7A ต่อไป ความสำเร็จของ 14A จึงไม่ได้เป็นเพียงเรื่องของชิปหนึ่งรุ่น แต่เป็นบททดสอบสำคัญต่อความสามารถของ Intel ในการสร้างธุรกิจโรงงานรับจ้างผลิตชิปและรักษาตำแหน่งในการแข่งขันยุคอังสตรอม