Nvidia Rubin Ultra ต้องยกเลิก! เผย 4 ชิปดีไซน์สุดทะเยอทะยาน พังเพราะ TSMC แพ็กเกจไม่ไหว

ทำไม TSMC ถึงกลายเป็นจุดอ่อน?

สาเหตุหลักของการดีไซน์ล้มเหลวครั้งนี้คือข้อจำกัดด้านกระบวนการ 'Advanced Packaging' ของ TSMC ที่ยังไปไม่ถึงฝั่งฝัน:

• แพ็คเกจ 4-die ดั้งเดิมมีขนาดใหญ่เกินขีดจำกัด 'Reticle Limit' (ขีดจำกัดของหน้ากากพิมพ์ลายวงจร) ของเครื่อง lithography มาตรฐานถึง 7.5-8 เท่า ทำให้ Yield (สัดส่วนชิปดี) และต้นทุนการผลิตย่ำแย่อย่างหนัก
• กระบวนการ 'CoWoS-L' ของ TSMC ไม่สามารถรองรับการเชื่อมต่อแบบมอนอริธิกหลายชิปขนาดใหญ่เช่นนี้ได้อย่างคุ้มค่าในเชิงเศรษฐศาสตร์
• โดยเฉพาะในคอนฟิก 4 ชิป (แบบ 2+2) ซับสเตรตของแพ็คเกจเกิด 'Warping' หรือการบิดงอหลายทิศทาง ทำให้ชิปคอมพิวต์สัมผัสกับซับสเตรตไม่สนิท ส่งผลให้สัญญาณข้อมูลส่งผ่านไม่ได้
• SemiAnalysis ระบุสาเหตุว่าเป็น 'ข้อกังวลด้านการดำเนินการผลิต' (manufacturing execution concerns) เพราะดีไซน์นี้ทะเยอทะยานเกินไปสำหรับโหนด 3nm และ CoWoS-L ในปัจจุบัน

สถิติ Yield ที่น่าตกใจ:

• การออกแบบ 4-die: Yield ที่ระดับแพ็คเกจอยู่ที่ประมาณ 60% เท่านั้น
• การออกแบบ 2-die ใหม่: Yield จะเพิ่มขึ้นเป็นประมาณ 85% และลดต้นทุนต่อใบได้ประมาณ 30%

TSMC กำลังมองหาเทคโนโลยีใหม่อย่าง CoPoS (Chip-on-Panel-on-Substrate) ซึ่งใช้แผงสี่เหลี่ยมขนาดใหญ่ (เริ่มที่ 310×310 มม. ไปจนถึง 750×620 มม.) แทนซิลิคอนอินเทอร์โพเซอร์ขนาด ~300 มม. แต่ CoPoS จะไม่พร้อมผลิตจริงจนถึงปลายปี 2028 หรือต้นปี 2029 ซึ่งสายเกินไปสำหรับ Rubin Ultra

เปรียบเทียบ Rubin Ultra ตัวจริงกับตัวที่ถูกยกเลิก

การแข่งขันดุเดือด: ฮิปเปอร์สเกลเลอร์, ASIC และ CUDA เริ่มเสียเกราะ

SemiAnalysis ชี้ถึง 3 แนวทางการกัดเซาะส่วนแบ่งตลาด จากรายงานเดียวกัน :

• ฮิปเปอร์สเกลเลอร์สร้างชิปเอง: Google TPU, Amazon Trainium, และ Microsoft Maia ต่างเริ่มแย่งส่วนแบ่งในคลาวด์ของตัวเอง
• ASIC โตเร็วกว่า GPU: ข้อมูลจาก TrendForce ที่ SemiAnalysis อ้างอิง ชี้ให้เห็นว่าการจัดส่งชิป ASIC สำหรับ AI แบบกำหนดเองจะเติบโต 44.6% ในปี 2026 ในขณะที่ Merchant GPU (GPU ที่ขายทั่วๆ ไป) โตเพียง 16.1% ซึ่งเป็นปีแรกที่ ASIC โตแซง GPU ได้ และ ASIC ยังมีข้อได้เปรียบด้าน TCO (ต้นทุนรวมในการเป็นเจ้าของ) มากถึง 40–65% สำหรับงาน Inference ระยะยาว
• CUDA เสียเกราะป้องกัน: SemiAnalysis ชี้ว่าแพลตฟอร์ม CUDA ซึ่งเป็นเกราะป้องกันของ Nvidia กำลังถูกกัดเซาะช้าๆ แต่สม่ำเสมอ เนื่องจากเหล่าฮิปเปอร์สเกลเลอร์ต่างพัฒนา Software Stack ของตัวเองบางส่วน และเฟรมเวิร์กที่ทำงานข้ามฮาร์ดแวร์ (Hardware-agnostic) อย่าง Triton, ONNX Runtime, OpenXLA ก็เริ่มลดต้นทุนในการย้ายออกจาก CUDA ลง
• ผู้ผลิตชิป AI รายอื่นๆ อย่าง Groq, Cerebras, และ Etched ก็เข้ามาแข่งขันในตลาด Data Center Inference โดยเสนอ ASIC เฉพาะทางที่ท้าทายโมเดลทางเศรษฐศาสตร์ของ Nvidia เช่นกัน

ผลกระทบวงกว้าง: ธุรกิจ Data Center และอนาคตแพ็กเกจจิ้งของ Nvidia

เรื่องราวการยกเลิกเป็นเพียงส่วนเดียวของสิ่งที่ SemiAnalysis เผยแพร่ในวันนั้น พวกเขายังคาดการณ์ว่ารายได้ Data Center Computing ของ Nvidia ในครึ่งหลังของปี 2026 จะ สูงกว่าที่ตลาดคาดการณ์ถึง 20% ซึ่งสาเหตุหลักมาจากคอขวดด้านอุปทาน HBM4 ได้รับการแก้ไขแล้ว สร้างปรากฏการณ์ 'ทั้งร้อนและหนาว' (Ice and Fire) นั่นคือ รายได้ระยะใกล้แข็งแกร่ง แต่แผนงานผลิตภัณฑ์เรือธงกลับอ่อนแอลง

ประเด็นสำคัญ:

• แผนกลยุทธ์การแพ็กเกจจิ้งถูกเขย่า: การยกเลิก Rubin Ultra สัญญาณว่า การรวมชิปแบบมอนอิลิธิกที่ใหญ่กว่าขนาด Reticle เกิน 2 ตัวในแพ็คเกจ CoWoS เดียวนั้นยังไปไม่ถึง ด้วยเทคโนโลยีของ TSMC ในปัจจุบัน สิ่งนี้ยิ่งตอกย้ำความจำเป็นที่ Nvidia จะต้องเร่ง 'Board-level Disaggregation' หรือการแยกชิปออกมาประกอบระดับบอร์ดในเจนเนอเรชั่นต่อๆ ไป
• โอกาสทองของ AMD และผู้ผลิตชิป Hyperscaler: เนื่องจาก Rubin Ultra ระดับท็อปส่งมอบได้ประมาณครึ่งหนึ่งของประสิทธิภาพที่สัญญาไว้ AMD Instinct MI500 Series และชิป ASIC ของ Hyperscaler จะได้เปรียบในการแข่งขันในตลาดระดับสูงมากขึ้น
• ความเสี่ยงเชิงโครงสร้างส่วนแบ่งตลาด: มุมมองของ SemiAnalysis คือส่วนแบ่งตลาดของ Nvidia **กำลังถูกกัดเซาะโดย Trainium, TPU และอื่นๆ

สรุป: Hiccup หรือสัญญาณเปลี่ยนถ่าย?

รายงาน SemiAnalysis วันที่ 30 มิถุนายน 2026 วาดภาพที่ซับซ้อน: Nvidia กำลังเผชิญข้อจำกัดด้านการผลิตจริงจังจนต้องเปลี่ยนแผนผลิตภัณฑ์ระดับเรือธง แต่ในอีกด้านกลับมีแรงหนุนรายได้ระยะใกล้ที่แข็งแกร่ง ส่วนภัยคุกคามจากซิลิคอนสั่งทำของ Hyperscaler และซอฟต์แวร์ที่ทำงานข้ามแพลตฟอร์มนั้นมีอยู่จริงและวัดผลได้ แต่ส่วนแบ่งตลาดที่ใหญ่โตของ Nvidia ทำให้ความเสี่ยงนี้แผ่ขยายไปอีกหลายปี คำถามคือ การยกเลิก Rubin Ultra ครั้งนี้เป็นเพียงความผิดพลาดด้านแพ็กเกจจิ้งครั้งเดียว หรือเป็นจุดเริ่มต้นของการเปลี่ยนแปลงเชิงโครงสร้างของคู่แข่ง คำตอบจะชัดเจนขึ้นเมื่อ TSMC สามารถทำให้เทคโนโลยีการสร้างชิปแบบใหม่ (CoPoS) ทำในสิ่งที่ CoWoS-L ทำไม่ได้