Huawei เปิดตัว LogicFolding ซึ่งจัดวางและซ้อนวงจรในแนวตั้ง ควบคู่กับ Tau Scaling Law ที่เน้นลดเวลาการเดินทางของสัญญาณ แทนการย่อขนาดทรานซิสเตอร์เพียงอย่างเดียว [1][2] บริษัทตั้งเป้าให้ชิประดับไฮเอนด์มีความหนาแน่นของทรานซิสเตอร์เทียบเท่ากระบวนการผลิต 1.4 นาโนเมตรภายในปี 2031 แต่คำว่า “เทียบเท่า” ไม่ได้หมายถึงการผลิตทร...
คำตอบการวิจัย

Create a landscape editorial hero image for this Studio Global article: What chip design breakthrough did Huawei announce in May 2026, how does its LogicFolding approach and proposed Tau Scaling Law—or “Her’s Law. Article summary: Huawei’s May 2026 announcement was a design and packaging roadmap, not proof that China can fabricate true 1.4 nm transistors.. Topic tags: general web, ai, workflow, productivity, code. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful a
Huawei ไม่ได้ประกาศว่าจีนค้นพบวิธีผลิตทรานซิสเตอร์ขนาด 1.4 นาโนเมตรจริงแล้ว แต่ประกาศ โรดแมปด้านการออกแบบชิปและการจัดวางวงจรสามมิติ โดยจับคู่เทคโนโลยีชื่อ LogicFolding เข้ากับหลักการใหม่ที่เรียกว่า Tau (τ) Scaling Law
เป้าหมายของบริษัทคือทำให้ชิปไฮเอนด์ภายในปี 2031 มีความหนาแน่นของทรานซิสเตอร์ “เทียบเท่า” กระบวนการผลิตระดับ 1.4 นาโนเมตร โดยไม่ต้องพึ่งเครื่องฉายแสงอัลตราไวโอเลตสุดขั้ว หรือ EUV (Extreme Ultraviolet Lithography) ซึ่งเป็นอุปกรณ์สำคัญในการผลิตชิปขั้นสูง และจีนไม่สามารถนำเข้าเครื่องของ ASML ได้ภายใต้มาตรการควบคุมการส่งออกของสหรัฐฯ 12
ในการประชุม IEEE International Symposium on Circuits and Systems (ISCAS) 2026 ที่เซี่ยงไฮ้ เหอถิงป๋อ ผู้บริหารระดับสูงด้านเซมิคอนดักเตอร์ของ Huawei นำเสนอ Tau Scaling Law และ LogicFolding โดยบริษัทระบุว่า ชิป Kirin ที่ใช้โครงสร้างแบบสองชั้นจะเริ่มนำมาใช้ในปี 2026 ส่วนโครงสร้างสามชั้นอาจทำให้ความหนาแน่นของทรานซิสเตอร์ไปถึงระดับเทียบเท่า 1.4 นาโนเมตรได้ในปี 2031 13
ชื่อเล่นอย่างไม่เป็นทางการว่า “กฎของเหอ” หรือ “Her’s Law” เป็นการเล่นคำกับนามสกุล He ของเหอถิงป๋อ ไม่ใช่กฎทางฟิสิกส์ที่ได้รับการยอมรับใหม่แล้วในวงการอุตสาหกรรม
Huawei ยังอ้างว่าแนวทางนี้อาจเพิ่มความหนาแน่นของทรานซิสเตอร์ได้ประมาณ 55% ในแต่ละขั้นของการออกแบบ อย่างไรก็ตาม ตัวเลขดังกล่าวยังเป็นคำกล่าวอ้างของบริษัทและยังไม่มีผลการทดสอบจากหน่วยงานอิสระมายืนยัน 24
การพัฒนาชิปแบบดั้งเดิมตามแนวคิดของ Moore’s Law มักมุ่งลดขนาดทรานซิสเตอร์ลง เพื่อให้ใส่อุปกรณ์ได้มากขึ้นในพื้นที่เท่าเดิม แต่เมื่อชิ้นส่วนมีขนาดเล็กลงมาก การย่อขนาดเพิ่มเติมก็ทำได้ยากขึ้นและมีต้นทุนสูงขึ้น
LogicFolding พยายามเปลี่ยนโจทย์จาก “ทำทรานซิสเตอร์ให้เล็กลง” เป็น “จัดวงจรให้มีประสิทธิภาพขึ้น” ด้วยการพับหรือจัดวางบล็อกตรรกะหลายส่วนในแนวตั้ง แทนการกระจายทุกอย่างอยู่บนระนาบสองมิติ การซ้อนชั้นเช่นนี้ช่วยลดระยะของสายสัญญาณที่สำคัญบางเส้น
เมื่อสายสัญญาณสั้นลง สัญญาณอาจเดินทางได้เร็วขึ้นและเผชิญผลกระทบจากความต้านทานกับความจุไฟฟ้าของสาย หรือที่มักเรียกรวมกันว่า RC delay น้อยลง ผลที่ Huawei ต้องการคือความหนาแน่นเชิงประสิทธิผลสูงขึ้น รวมถึงประสิทธิภาพต่อพลังงานที่ดีขึ้น โดยไม่จำเป็นต้องเปลี่ยนไปใช้กระบวนการผลิตที่มีขนาดทรานซิสเตอร์เล็กลงเสมอไป 24
Tau Scaling Law เสนอให้ใช้เวลา ซึ่งเขียนแทนด้วยตัวอักษรกรีก τ (เทา) เป็นเป้าหมายสำคัญของการพัฒนาระบบอิเล็กทรอนิกส์ โดยเน้นลดเวลาที่สัญญาณและข้อมูลใช้ในการเคลื่อนที่ผ่านทรานซิสเตอร์ วงจร ชิป และระบบคอมพิวเตอร์ แทนการวัดความก้าวหน้าจากขนาดทางเรขาคณิตของทรานซิสเตอร์เพียงอย่างเดียว 2
ในทางปฏิบัติ แนวคิดนี้ต้องอาศัยการปรับให้เหมาะสมร่วมกันหลายระดับ ตั้งแต่การออกแบบอุปกรณ์และวงจร ไปจนถึงการวางผังชิป การเชื่อมต่อระหว่างชั้น การจ่ายไฟ และการทำงานของระบบทั้งหมด ดังนั้น LogicFolding จึงไม่ใช่แค่การ “วางชิปซ้อนกัน” แต่เป็นการออกแบบสถาปัตยกรรมใหม่ที่ต้องประสานทั้งฮาร์ดแวร์และเครื่องมือออกแบบ
ข้อเสนอของ Huawei คือการดึงประสิทธิภาพและความหนาแน่นออกจากเทคโนโลยีการผลิตที่เก่ากว่าแต่จีนเข้าถึงได้ รวมกับการออกแบบสามมิติและบรรจุภัณฑ์ขั้นสูง แทนที่จะต้องใช้เครื่อง EUV เพื่อสร้างลวดลายของทรานซิสเตอร์บนระนาบซิลิคอนให้เล็กลงเรื่อย ๆ
จุดนี้ทำให้คำว่า “1.4 นาโนเมตรเทียบเท่า” ต้องอ่านอย่างระมัดระวัง เพราะหมายถึงการเปรียบเทียบด้านความหนาแน่นหรือความสามารถที่บริษัทคาดการณ์ ไม่ได้ยืนยันว่า Huawei หรือโรงงานคู่ค้าจะผลิตทรานซิสเตอร์ที่มีขนาดทางกายภาพเป็น 1.4 นาโนเมตรจริง 13
ความสามารถการผลิตชิประดับแนวหน้าที่จีนแสดงให้เห็นโดยทั่วไปถูกจัดอยู่ในระดับประมาณ 7 นาโนเมตร และใช้เครื่องมือการพิมพ์ลายแบบ deep ultraviolet หรือ DUV ซึ่งเก่ากว่า EUV การตั้งเป้าความหนาแน่นเทียบเท่า 1.4 นาโนเมตรของ Huawei จึงเป็นความพยายามใช้สถาปัตยกรรมเพื่อข้ามช่องว่างของโหนดการผลิตหลายรุ่น แทนการเดินตามเส้นทางการย่อขนาดแบบเดิม 15
ด้าน TSMC มีเทคโนโลยี 2 นาโนเมตรและระบุแผนเริ่มผลิตชิป 1.4 นาโนเมตรในปี 2028 ซึ่งเร็วกว่าจุดหมายด้านความหนาแน่นเทียบเท่าของ Huawei ในปี 2031 ราวสามปี 15
แต่การเทียบตัวเลขโหนดเพียงอย่างเดียวอาจทำให้เข้าใจผิด เพราะประสิทธิภาพของชิปไม่ได้ขึ้นกับความหนาแน่นของทรานซิสเตอร์เท่านั้น ยังมีความเร็ว การใช้พลังงาน แบนด์วิดท์หน่วยความจำ ระบบอินพุตเอาต์พุต คุณภาพบรรจุภัณฑ์ ความสามารถในการผลิต และระบบซอฟต์แวร์ที่ต้องนำมาพิจารณาด้วย
Huawei ยังไม่ได้เปิดเผยข้อมูลทดสอบจากภายนอกสำหรับชิป LogicFolding ที่ผลิตจริง เช่น ผลการวัดประสิทธิภาพของชิป ตัวเลขการใช้พลังงาน อัตราผลผลิต ความน่าเชื่อถือ ต้นทุน หรือผลการทำงานต่อเนื่อง Reuters จึงระบุว่ายังไม่สามารถตัดสินได้ว่านี่เป็นความก้าวหน้าครั้งใหญ่จริงหรือไม่ 12
การเพิ่มจำนวนทรานซิสเตอร์ต่อตารางมิลลิเมตรไม่ได้รับประกันว่าชิปจะเร็วหรือประหยัดไฟเทียบเท่าชิปที่ผลิตด้วยโหนดขั้นสูงกว่า โครงสร้างสามมิติอาจทำให้สัญญาณบางเส้นสั้นลง แต่ก็ทำให้การเดินสาย การจ่ายไฟ การทดสอบ และการควบคุมอัตราผลผลิตซับซ้อนขึ้น
เมื่อซ้อนวงจรที่ทำงานอยู่หลายชั้น ความร้อนจะถูกสะสมในพื้นที่จำกัด และชั้นด้านในจะระบายความร้อนออกได้ยากกว่าเดิม ปัญหานี้อาจรุนแรงเป็นพิเศษกับตัวเร่งประมวลผล AI ที่ต้องทำงานด้วยกำลังไฟสูงต่อเนื่อง นอกจากนี้ การซ้อนชั้นยังอาจสร้างปัญหาด้านการจ่ายไฟและการควบคุมสัญญาณนาฬิกา นักวิเคราะห์จึงมองว่าการจัดการความร้อน เครื่องมือ EDA และอัตราผลผลิตเป็นอุปสรรคสำคัญ 6
การออกแบบชิปสามมิติต้องใช้ซอฟต์แวร์ EDA (Electronic Design Automation) ที่สามารถปรับตำแหน่งและเส้นทางเดินสัญญาณ เวลา การตรวจสอบความถูกต้อง พฤติกรรมทางความร้อน และการทดสอบให้สอดคล้องกันทั้งโครงสร้าง ไม่ใช่แค่ใช้เครื่องมือออกแบบชิปสองมิติเดิมแล้วนำมาซ้อนกัน
แม้แนวคิดจะทำได้ในทางเทคนิค การเพิ่มจำนวนชั้นก็อาจทำให้มีขั้นตอนการผลิตมากขึ้น บรรจุภัณฑ์ซับซ้อนขึ้น จุดที่อาจเกิดข้อบกพร่องเพิ่มขึ้น และต้นทุนสูงขึ้น หากอัตราผลผลิตต่ำ ข้อได้เปรียบด้านความหนาแน่นบนกระดาษก็อาจถูกหักล้างด้วยต้นทุนต่อชิปที่แพงขึ้น ข้อมูลที่มีอยู่ยังไม่แสดงว่า Huawei แก้ปัญหาระดับระบบเหล่านี้ได้แล้ว 26
ในเชิงยุทธศาสตร์ โครงการนี้สะท้อนความพยายามของ Huawei ที่จะเปลี่ยนข้อจำกัดของสหรัฐฯ ให้กลายเป็นเส้นทางเทคโนโลยีอีกแบบหนึ่ง บริษัทไม่ได้รอเข้าถึงเครื่อง EUV เครื่องมือ EDA จากสหรัฐฯ หรือชิปเร่งความเร็ว AI รุ่นชั้นนำของ Nvidia แต่พยายามสร้างความสามารถภายในประเทศตั้งแต่การออกแบบ การผลิต การบรรจุภัณฑ์ ไปจนถึงระบบประมวลผล AI ซึ่งสอดคล้องกับนโยบายพึ่งพาตนเองด้านเซมิคอนดักเตอร์ของจีน 12
ก่อนหน้านี้ การกลับมาของ Huawei ในตลาดสมาร์ตโฟนด้วย Mate 60 ในปี 2023 ซึ่งใช้ชิป Kirin ระดับ 7 นาโนเมตรที่ผลิตภายในจีน ถูกมองเป็นหลักฐานเชิงการเมืองและเชิงพาณิชย์ว่ามาตรการคว่ำบาตรยังไม่สามารถหยุดการฟื้นตัวของธุรกิจชิปมือถือได้ทั้งหมด 12
คำประกาศครั้งใหม่ขยายแนวคิดดังกล่าวจากผลิตภัณฑ์ที่สร้างความสนใจเพียงรุ่นเดียว ไปสู่โรดแมประยะยาวสำหรับชิปมือถือและชิป AI
ข้อจำกัดการส่งออกทำให้การเข้าถึงตัวเร่งประมวลผล AI ขั้นสูงของ Nvidia ในจีนมีความไม่แน่นอนมากขึ้น ขณะที่ผู้ผลิตชิปภายในประเทศได้รับโอกาสขยายตลาด รายงานบางส่วนระบุว่า Huawei ได้ประโยชน์จากการถอยหรือการเข้าถึงตลาดจีนที่ติดขัดของ Nvidia แต่การแข่งขันภายในจีนยังมีผู้เล่นหลายราย และยังไม่มีหลักฐานว่าความเป็นผู้นำของ Huawei จะมั่นคงในระยะยาว 78
ในเดือนพฤษภาคม 2026 เจนเซน หวง ซีอีโอของ Nvidia กล่าวว่า บริษัท “แทบยอมแพ้” ตลาดชิป AI จีนให้กับ Huawei ซึ่งสะท้อนว่าสงครามเทคโนโลยีไม่ได้จำกัดอยู่แค่เรื่องเครื่องจักรผลิตชิป แต่กำลังขยายไปถึงระบบนิเวศฮาร์ดแวร์และซอฟต์แวร์ AI ทั้งหมด 78
สื่อและความเห็นในจีนจำนวนหนึ่งมองคำประกาศนี้เป็นหลักฐานว่าข้อจำกัดจากภายนอกอาจกระตุ้นนวัตกรรมภายในประเทศและเพิ่มการแข่งขันในอุตสาหกรรมเซมิคอนดักเตอร์ มุมมองดังกล่าวมีความสำคัญในเชิงยุทธศาสตร์ แต่ไม่ควรนำมาแทนที่การตรวจสอบทางวิศวกรรม เพราะความเชื่อมั่นทางการเมืองไม่สามารถยืนยันประสิทธิภาพ ต้นทุน อัตราผลผลิต หรือความน่าเชื่อถือของชิปได้ 12
สำหรับประเด็นที่ว่าหน่วยงานรัฐหรือสาธารณชนจีนเรียกร้องความร่วมมือด้าน AI ระหว่างจีนกับสหรัฐฯ อย่างไรนั้น ข้อมูลที่มีอยู่ยังไม่เพียงพอที่จะระบุปฏิกิริยาอย่างเป็นทางการและเฉพาะเจาะจงว่าเกิดขึ้นเพื่อตอบต่อการประกาศ LogicFolding โดยตรง ความตึงเครียดเชิงนโยบายโดยรวมยังชัดเจน—จีนผลักดันการพึ่งพาตนเอง ขณะที่ทั้งสองฝ่ายต่างมีแรงจูงใจให้จัดการความเสี่ยงของ AI—แต่เหตุการณ์นี้ควรถูกมองเป็นเรื่องการแข่งขันด้านเซมิคอนดักเตอร์เป็นหลัก ไม่ใช่หลักฐานว่ามีกรอบความร่วมมือด้าน AI ระหว่างสองประเทศที่ตกลงกันแล้ว
LogicFolding และ Tau Scaling Law อาจเป็นแนวทางที่มีเหตุผลทางวิศวกรรมในการเพิ่มประสิทธิภาพชิปด้วยการลดระยะและเวลาการเดินทางของสัญญาณ แทนการพึ่งพาการย่อทรานซิสเตอร์เพียงอย่างเดียว หากทำได้จริง ก็อาจช่วยให้จีนดึงประสิทธิภาพจากโรงงานและอุปกรณ์ที่มีอยู่ได้มากขึ้น
แต่คำประกาศในเดือนพฤษภาคม 2026 ยังเป็น แผนงานและคำกล่าวอ้างของ Huawei ไม่ใช่หลักฐานว่าจีนผลิตชิป 1.4 นาโนเมตรได้แล้ว การพิสูจน์จะต้องรอชิปที่ผลิตในปริมาณมาก พร้อมข้อมูลอิสระเกี่ยวกับความเร็ว การใช้พลังงาน ความร้อน อัตราผลผลิต ต้นทุน และการใช้งานจริงในระบบ AI
Studio Global AI
หน้านี้รวมคำตอบที่ได้รับการสนับสนุนจากแหล่งที่มาซึ่งคุณสามารถดำเนินการต่อภายใน Studio Global
Huawei เปิดตัว LogicFolding ซึ่งจัดวางและซ้อนวงจรในแนวตั้ง ควบคู่กับ Tau Scaling Law ที่เน้นลดเวลาการเดินทางของสัญญาณ แทนการย่อขนาดทรานซิสเตอร์เพียงอย่างเดียว [1][2]
Huawei เปิดตัว LogicFolding ซึ่งจัดวางและซ้อนวงจรในแนวตั้ง ควบคู่กับ Tau Scaling Law ที่เน้นลดเวลาการเดินทางของสัญญาณ แทนการย่อขนาดทรานซิสเตอร์เพียงอย่างเดียว [1][2] บริษัทตั้งเป้าให้ชิประดับไฮเอนด์มีความหนาแน่นของทรานซิสเตอร์เทียบเท่ากระบวนการผลิต 1.4 นาโนเมตรภายในปี 2031 แต่คำว่า “เทียบเท่า” ไม่ได้หมายถึงการผลิตทรานซิสเตอร์ขนาด 1.4 นาโนเมตรจริง [1][3]
แนวทางนี้อาจลดการพึ่งพาเครื่องจักร EUV ของ ASML ซึ่งจีนไม่สามารถเข้าถึงได้ภายใต้มาตรการควบคุมการส่งออกของสหรัฐฯ แต่ยังต้องพิสูจน์เรื่องความร้อน ซอฟต์แวร์ออกแบบ ต้นทุน อัตราผลิต และประสิทธิภาพทั้งระบบ