เหลียวเหิงมองว่าเส้นทางเดิมของอุตสาหกรรม—ย่อทรานซิสเตอร์ เพิ่มขนาดชิป และติดตั้งหน่วยความจำ HBM มากขึ้น—ไม่สามารถขยายต่อไปได้อย่างไม่มีที่สิ้นสุด เพราะกำลังเข้าใกล้เพดานทางฟิสิกส์ [2][3] การขยายชิป AI ของ Nvidia ให้ใหญ่ขึ้นและเพิ่ม High Bandwidth Memory (HBM) สะท้อนข้อจำกัดด้านพื้นที่ พลังงาน ความร้อน การเชื่อมต่อ แ...
คำตอบการวิจัย

Create a landscape editorial hero image for this Studio Global article: What did Huawei Fellow and chief semiconductor scientist Liao Heng argue about the physical limits facing Western chipmakers such as Nvidia,. Article summary: Liao’s core claim was that the Western industry’s established route—ever smaller transistors, ever larger processors, and more attached memory—will eventually hit hard physical limits.. Topic tags: general web, ai, workflow, code, regulation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbna
เหลียวเหิง (Liao Heng) Fellow ของหัวเว่ยและหัวหน้านักวิทยาศาสตร์ด้านเซมิคอนดักเตอร์ เสนอข้อสังเกตที่ท้าทายทิศทางหลักของอุตสาหกรรมชิปในปัจจุบันว่า การเพิ่มประสิทธิภาพด้วยการทำให้ทรานซิสเตอร์เล็กลง บรรจุทรานซิสเตอร์ให้หนาแน่นขึ้น และขยายขนาดโปรเซสเซอร์พร้อมหน่วยความจำที่มากขึ้น กำลังเข้าใกล้ข้อจำกัดทางฟิสิกส์อย่างหลีกเลี่ยงไม่ได้
เหลียวระบุว่า Nvidia, TSMC, Intel, Samsung และผู้ผลิตรายอื่นไม่สามารถเพิ่มประสิทธิภาพได้ตลอดไปด้วยการย่อขนาดทรานซิสเตอร์และอัดส่วนประกอบให้มากขึ้นในพื้นที่เดิม แนวทางดังกล่าวกำลังเข้าใกล้ “เพดาน” ทางกายภาพ
ทิศทางของชิปเร่งการประมวลผล AI ของ Nvidia เป็นตัวอย่างที่เห็นภาพได้ชัดขึ้น นั่นคือการสร้างชิปหรือแพ็กเกจประมวลผลที่มีขนาดใหญ่ขึ้น และเชื่อมต่อกับ HBM ในปริมาณมากขึ้น แต่เมื่อขนาดของชิปและหน่วยความจำเพิ่มขึ้น ปัญหาก็ไม่ได้มีแค่จำนวนทรานซิสเตอร์อีกต่อไป ยังรวมถึงข้อจำกัดด้านพื้นที่ การใช้พลังงาน ความร้อน ความเร็วและความซับซ้อนของการเชื่อมต่อ ตลอดจนความสามารถในการผลิตจริง
เหลียวใช้คำเปรียบเทียบเชิงเตือนว่า หากอุตสาหกรรมยังเร่งขยายขนาดต่อไปจนข้ามขีดจำกัดดังกล่าว อาจเกิดผลกระทบต่อเนื่องเป็นลูกโซ่ อย่างไรก็ตาม นี่เป็นมุมมองของเหลียวและหัวเว่ย ไม่ใช่ข้อสรุปที่ได้รับการยอมรับเป็นเอกฉันท์จากอุตสาหกรรม ผู้เชี่ยวชาญอิสระยังมีความเห็นแตกต่างกันว่าแนวทางของหัวเว่ยมีความใหม่และจะสร้างผลกระทบได้มากเพียงใด
มาตรการคว่ำบาตรและข้อจำกัดการส่งออกของสหรัฐฯ ทำให้หัวเว่ยเข้าถึงซัพพลายเออร์สำคัญด้านการผลิตชิปขั้นสูงได้ยากขึ้น รวมถึงระบบลิโทกราฟีชั้นนำของ ASML ซึ่งเป็นอุปกรณ์สำคัญในการผลิตชิปด้วยกระบวนการที่ก้าวหน้าที่สุด
ภายใต้ข้อจำกัดนี้ การแข่งขันด้วยการไล่ตามโหนดการผลิตใหม่ล่าสุดเพียงอย่างเดียวจึงไม่ใช่ทางเลือกที่ง่ายสำหรับหัวเว่ย บริษัทจึงเสนอให้เปลี่ยนเป้าหมายหลักของการพัฒนาจากคำถามว่า “จะทำให้ทรานซิสเตอร์เล็กลงได้แค่ไหน” ไปสู่คำถามว่า “จะทำให้สัญญาณและข้อมูลเคลื่อนที่ผ่านชิปกับระบบคอมพิวเตอร์ได้เร็วแค่ไหน”
Tau (τ) Scaling Law คือกรอบแนวคิดที่หัวเว่ยนำเสนอในฐานะทางเลือกถัดจากการสเกลเชิงเรขาคณิตของทรานซิสเตอร์ ซึ่งเป็นแนวทางที่สืบเนื่องจากกฎของมัวร์ โดยให้ความสำคัญกับการลดเวลาที่สัญญาณและข้อมูลใช้ในการเดินทางผ่านชิปและระบบคอมพิวเตอร์
แนวคิดนี้ไม่ได้วัดความก้าวหน้าจากขนาดทรานซิสเตอร์เพียงอย่างเดียว แต่พิจารณาความเร็วของการสื่อสารระหว่างส่วนประกอบต่าง ๆ ในระบบด้วย เป้าหมายคือเพิ่มประสิทธิภาพ ความหนาแน่นของทรานซิสเตอร์ และประสิทธิภาพด้านพลังงานผ่านการออกแบบระบบโดยรวม
ส่วน LogicFolding คือสถาปัตยกรรมชิปที่พัฒนาขึ้นบนหลักการของ Tau Scaling Law หัวเว่ยอธิบายว่าแนวทางนี้จะเพิ่มความหนาแน่นและประสิทธิภาพด้วยการออกแบบสถาปัตยกรรมและระบบ แทนที่จะอาศัยการย่อขนาดทรานซิสเตอร์เพียงอย่างเดียว
หัวเว่ยระบุว่าโปรเซสเซอร์สมาร์ตโฟนตระกูล Kirin ที่มีกำหนดออกในช่วงปลายปี 2026 จะเป็นชิปรุ่นแรกที่ใช้ LogicFolding หลังเปิดตัว ชิปดังกล่าวจะถูกตรวจสอบและถอดวิเคราะห์โดยบริษัทวิจัยอุตสาหกรรมและผู้เชี่ยวชาญด้านการชำแหละอุปกรณ์ในช่วงต่อมา
ผลการทดสอบเหล่านี้จะเป็นหลักฐานภายนอกที่มีความหมายครั้งแรกว่าแนวคิด Tau และ LogicFolding สามารถเพิ่มประสิทธิภาพได้จริงมากน้อยเพียงใด และช่วยให้หัวเว่ยลดช่องว่างกับคู่แข่งได้หรือไม่ โดย Reuters ระบุว่าความสำเร็จของการเปิดตัว Kirin จะมีความสำคัญต่อการประเมินศักยภาพของสถาปัตยกรรมใหม่นี้
ในการอธิบายห่วงโซ่คุณค่าของ AI และการประมวลผล เหลียวใช้ภาพเปรียบเทียบเป็น “เจดีย์ 18 ชั้น” ซึ่งแจกแจงรายละเอียดตั้งแต่วัตถุดิบ แร่ธาตุ เคมีภัณฑ์ อุปกรณ์การผลิต และกระบวนการสร้างทรานซิสเตอร์ ไปจนถึงการผลิตเวเฟอร์ การบรรจุหีบห่อ สถาปัตยกรรมชิป คอมไพเลอร์ ซอฟต์แวร์ อัลกอริทึม โมเดล และแอปพลิเคชัน
กรอบนี้มีสาระใกล้เคียงกับโมเดล “เค้ก 5 ชั้น” ของ Jensen Huang ซีอีโอ Nvidia ซึ่งแบ่งอุตสาหกรรม AI ออกเป็นพลังงาน ชิปและโครงสร้างพื้นฐานการประมวลผล ดาต้าเซ็นเตอร์บนคลาวด์ โมเดล AI และแอปพลิเคชัน
ความแตกต่างอยู่ที่ระดับการซูม: โมเดลของ Huang สรุปภาพใหญ่ให้เข้าใจง่าย ขณะที่เจดีย์ 18 ชั้นของเหลียวแยกให้เห็นการพึ่งพากันของอุตสาหกรรมและเทคโนโลยีจำนวนมากที่อยู่ภายในแต่ละชั้น ตั้งแต่วัสดุและเครื่องจักร ไปจนถึงเครื่องมือซอฟต์แวร์และการประยุกต์ใช้ AI
จากมุมมองของเหลียว การแข่งขันเชิงยุทธศาสตร์และมาตรการควบคุมการส่งออกทำให้ทั้งสหรัฐฯ และจีนจำเป็นต้องมีระบบนิเวศการผลิตและซัพพลายเซมิคอนดักเตอร์ที่ครบถ้วนมากขึ้น แทนการคาดหวังว่าจะสามารถพึ่งพาห่วงโซ่อุปทานโลกที่เชื่อมโยงเป็นหนึ่งเดียวได้ตลอดไป
หลักฐานที่มีอยู่สนับสนุนความพยายามของหัวเว่ยในการเชื่อมโยงและเสริมความแข็งแกร่งให้ห่วงโซ่อุปทานภายในจีน แต่ยังมีรายละเอียดโดยตรงจำกัดเกี่ยวกับถ้อยคำเฉพาะของเหลียวว่าทั้งสองประเทศควรสร้างระบบนิเวศที่แยกขาดจากกันอย่างสมบูรณ์ ดังนั้น ประเด็นนี้ควรเข้าใจในฐานะข้อสรุปเชิงยุทธศาสตร์จากทิศทางที่เขาเสนอ มากกว่าจะเป็นฉันทามติที่พิสูจน์แล้วของอุตสาหกรรม
Studio Global AI
หน้านี้รวมคำตอบที่ได้รับการสนับสนุนจากแหล่งที่มาซึ่งคุณสามารถดำเนินการต่อภายใน Studio Global
เหลียวเหิงมองว่าเส้นทางเดิมของอุตสาหกรรม—ย่อทรานซิสเตอร์ เพิ่มขนาดชิป และติดตั้งหน่วยความจำ HBM มากขึ้น—ไม่สามารถขยายต่อไปได้อย่างไม่มีที่สิ้นสุด เพราะกำลังเข้าใกล้เพดานทางฟิสิกส์ [2][3]
เหลียวเหิงมองว่าเส้นทางเดิมของอุตสาหกรรม—ย่อทรานซิสเตอร์ เพิ่มขนาดชิป และติดตั้งหน่วยความจำ HBM มากขึ้น—ไม่สามารถขยายต่อไปได้อย่างไม่มีที่สิ้นสุด เพราะกำลังเข้าใกล้เพดานทางฟิสิกส์ [2][3] การขยายชิป AI ของ Nvidia ให้ใหญ่ขึ้นและเพิ่ม High Bandwidth Memory (HBM) สะท้อนข้อจำกัดด้านพื้นที่ พลังงาน ความร้อน การเชื่อมต่อ และการผลิต [42]
หัวเว่ยจึงเสนอ Tau Scaling Law และสถาปัตยกรรม LogicFolding ที่เน้นลดเวลาการส่งสัญญาณและข้อมูล แทนการพึ่งพาการย่อขนาดทรานซิสเตอร์เพียงอย่างเดียว [4][5]