TSMC ปรับเป้าหมายกำลังผลิตชิป 3 นาโนเมตรขึ้นเป็น 180,000 แผ่นเวเฟอร์ต่อเดือน (WPM) เพิ่มขึ้น 20% จากแผนเดิมที่ 150,000 WPM
บริษัทคาดว่าจะทำได้ถึงระดับ 180,000 WPM ตั้งแต่ต้นไตรมาส 4 ปี 2026 ซึ่งเร็วกว่าไทม์ไลน์เดิมราว 2–3 เดือน หากทำได้ตามเป้า จะคิดเป็นการเพิ่มกำลังผลิตมากกว่า 40% เมื่อเทียบกับปี 2025
คำสั่งซื้อจาก NVIDIA, AMD และ Broadcom เป็นปัจจัยสำคัญที่ทำให้ต้องเร่งสายการผลิต นอกเหนือจากความต้องการของ Apple ด้าน Omdia ระบุว่าโหนดการผลิต 2 นาโนเมตรและ 3 นาโนเมตรของ TSMC ถูกบริษัทชั้นนำอย่าง NVIDIA, AMD, Broadcom และ Apple จองไปมากแล้ว
สำหรับต้นทุน ลูกค้าอาจต้องจ่ายประมาณ 19,500 ดอลลาร์สหรัฐต่อเวเฟอร์ 3 นาโนเมตร ในช่วงต้นปี 2026 ขณะที่ระยะเวลารอการผลิตยาวนานกว่า 50 สัปดาห์
กระบวนการผลิต 2 นาโนเมตร หรือ N2 เริ่มเข้าสู่การผลิตจำนวนมากในไตรมาส 4 ปี 2025 โดยเปลี่ยนจากทรานซิสเตอร์แบบ FinFET มาใช้สถาปัตยกรรม nanosheet ซึ่งอยู่ในกลุ่มทรานซิสเตอร์แบบเกตล้อมรอบ (GAA)
เป้าหมายของ TSMC คือการเพิ่มกำลังผลิต N2 ให้ใกล้ 100,000 WPM ภายในสิ้นปี 2026 บริษัทคาดว่ากำลังผลิต 2 นาโนเมตรจะเติบโตด้วยอัตราการเติบโตเฉลี่ยต่อปีแบบทบต้น (CAGR) ราว 70% ระหว่างปี 2026–2028
ฝั่งลูกค้า AMD มีแผนเริ่มผลิตซีพียูบนกระบวนการ 2 นาโนเมตรตั้งแต่ปี 2026 ขณะที่ Google และ AWS ถูกคาดหมายว่าจะเริ่มนำเทคโนโลยีนี้ไปใช้ในช่วงปี 2027 ส่วน NVIDIA คาดว่าจะทยอยย้ายคำสั่งซื้อชิปเร่งความเร็ว AI ไปสู่กระบวนการ 2 นาโนเมตรในปริมาณมาก
อีกจุดที่น่าจับตาคือเส้นทางการพัฒนาผลผลิต (yield learning curve) ของ 2 นาโนเมตร ซึ่งกำลังทำผลงานได้ดีกว่า 3 นาโนเมตรเมื่อเทียบกันในช่วงพัฒนาที่ใกล้เคียงกัน
TSMC อาจมีโรงงานมากถึง 10 แห่งที่อยู่ระหว่างก่อสร้างหรือเตรียมเริ่มโครงการในปี 2026 ครอบคลุมอุทยานวิทยาศาสตร์ทางตอนเหนือ ตอนกลาง และตอนใต้ของไต้หวัน
ในจำนวนนี้ โรงงาน 2 นาโนเมตร 5 แห่งกำลังเร่งเดินหน้าไปพร้อมกัน ได้แก่ 2 แห่งในซินจู๋ที่ใช้ชื่อ Fab 20 และ 3 แห่งในเกาสงที่ใช้ชื่อ Fab 22 การขยายตัวครั้งนี้ถูกมองว่าเป็นการสร้างกำลังผลิตสำหรับโหนดเดียวที่เร่งตัวมากที่สุดในประวัติศาสตร์ของ TSMC
TSMC ยังเพิ่มความเร็วในการก่อสร้างและปรับเปลี่ยนเฟสของโรงงานเป็น 9 เฟสต่อปีในช่วงปี 2025–2026 จากค่าเฉลี่ยในอดีตที่ราว 4 เฟสต่อปี
ในเดือนกรกฎาคม 2026 TSMC ประกาศลงทุนเพิ่มอีก 100,000 ล้านดอลลาร์สหรัฐในรัฐแอริโซนา ส่งผลให้มูลค่าการลงทุนที่วางแผนไว้ในสหรัฐฯ รวมเป็น 265,000 ล้านดอลลาร์สหรัฐ
TSMC ยังเข้าซื้อที่ดินแปลงที่สองในแอริโซนา เพื่อสร้างกลุ่มโรงงานขนาดใหญ่แบบอิสระ หรือ “gigafab cluster” สำหรับรองรับความต้องการชิป AI ที่เพิ่มขึ้น
ในเดือนกุมภาพันธ์ 2026 TSMC ประกาศแผนผลิตชิป 3 นาโนเมตรที่เมืองคุมาโมโตะ ทางตอนใต้ของญี่ปุ่น โดยมีรายงานว่าการลงทุนอยู่ที่ประมาณ 17,000 ล้านดอลลาร์สหรัฐ
TSMC กำลังสร้างโรงงานสำหรับกระบวนการ A14 หรือ 1.4 นาโนเมตรที่ Central Taiwan Science Park ในไถจง โดยการก่อสร้างเดินหน้าเร็วกว่ากำหนด อาคารแรกของเฟส 1 คาดว่าจะแล้วเสร็จก่อนเดือนเมษายน 2027
หากการติดตั้งอุปกรณ์และการตรวจสอบกระบวนการเป็นไปอย่างราบรื่น การผลิตทดลองอาจเริ่มได้เร็วสุดในไตรมาส 3 ปี 2027 ส่วนการผลิตจำนวนมากมีเป้าหมายในช่วงกลางปี 2028 หรือครึ่งหลังของปี 2028
โรงงาน A14 คาดว่าจะใช้งบลงทุนประมาณ 48,500–49,000 ล้านดอลลาร์สหรัฐ เทคโนโลยีดังกล่าวจะใช้ทรานซิสเตอร์ GAAFET รุ่นที่ 2 ซึ่ง TSMC เรียกว่า NanoFlex Pro และยังใช้การผลิตด้วย EUV ในปัจจุบัน โดยบริษัทแจ้งต่อ ASML ว่ายังไม่มีแผนใช้ High-NA EUV ก่อนปี 2029
ลูกค้าที่แสดงความสนใจ A14 ได้แก่ Apple, Qualcomm, NVIDIA, AMD รวมถึงลูกค้ากลุ่ม AI และระบบประมวลผลสมรรถนะสูง (HPC) ขณะที่การตรวจสอบภายในของ A14 กำลังเข้าใกล้ 90% ของเป้าหมายที่กำหนดไว้
หลังจาก A14 แล้ว TSMC คาดว่ากระบวนการ A13 และ A12 จะเข้าสู่การผลิตจำนวนมากในปี 2029
ภาพรวมปี 2026 สะท้อนว่า TSMC ไม่ได้เพิ่มเฉพาะจำนวนโรงงาน แต่กำลังเร่งทั้งเป้าหมายเวเฟอร์ต่อเดือน การเปิดสายการผลิต 2 นาโนเมตร และการพัฒนาโหนดรุ่นถัดไปพร้อมกัน ขณะที่คำสั่งซื้อจากผู้ผลิตชิป AI รายใหญ่ยังคงทำให้กำลังผลิตขั้นสูงถูกจับจองล่วงหน้า
หากแผนงานเป็นไปตามกำหนด TSMC จะมีกำลังผลิต 3 นาโนเมตรและ 2 นาโนเมตรเพิ่มขึ้นอย่างมีนัยสำคัญภายในสิ้นปีนี้ พร้อมวางรากฐานให้ A14 เริ่มผลิตจำนวนมากในปี 2028