TSMC กับคลื่นยักษ์ AI: จากรายได้ทุบสถิติ สู่ 'คำเตือน' ซีอีโอ และเทคโนโลยี CoPoS ที่จะเปลี่ยนโลก

ผลประกอบการนี้เป็นการตอกย้ำว่า กระแสการเร่งสร้างโครงสร้างพื้นฐาน AI ในหมู่ภาคธุรกิจทั่วโลก ยังคงเป็นแรงหนุนที่แข็งแกร่งและยั่งยืนสำหรับผู้ผลิตชิปตามสั่งรายใหญ่ที่สุดของโลก

คำเตือนตรงๆ จากซีอีโอ: 'เราผลิตได้แค่เท่าที่ผลิตได้'

ในการประชุมผู้ถือหุ้นประจำปี ณ เมืองซินจู๋ เมื่อวันที่ 4 มิถุนายน 2026 ดร. ซี.ซี. เว่ย (C.C. Wei) ประธานกรรมการและซีอีโอของ TSMC ได้ให้ภาพที่ชวนให้ขบคิดท่ามกลางผลประกอบการที่ยอดเยี่ยม เขาเตือนว่าอุปทานชิปของ TSMC ทั่วโลกจะไม่สามารถตอบสนองดีมานด์ที่ขับเคลื่อนด้วย AI ได้ใน "อีกนานแสนนาน" และปัญหาคอขวดที่แท้จริงคือ 'กำลังการผลิต' ไม่ใช่แค่คำสั่งซื้อเวเฟอร์

"เราทำงานกันอย่างหนัก แต่ดีมานด์มันสูงมาก และเราก็ผลิตได้แค่เท่าที่เราผลิตได้" ดร.เว่ย กล่าวกับผู้ถือหุ้น พร้อมยืนยันว่ากำลังการผลิตในโหนดที่ล้ำสมัย (advanced node) ถูกจองเต็มหมดแล้ว และดีมานด์ในปัจจุบันสูงกว่ากำลังการผลิตของ TSMC อยู่ประมาณ 25% ถึง 30% การขาดแคลนเชิงโครงสร้างนี้คาดว่าจะยังคงอยู่ แม้ว่ากำลังการผลิตใหม่ๆ ในสหรัฐอเมริกาจะทยอยเปิดดำเนินการในช่วงหลายปีข้างหน้าก็ตาม

กลยุทธ์ราคา: วินัยเหนือความโลภ

ดร.เว่ย ได้ขีดเส้นแบ่งที่ชัดเจนระหว่างแนวทางของ TSMC กับการตั้งราคาที่พุ่งพรวดอย่างรุนแรงในอุตสาหกรรมชิปหน่วยความจำ (Memory Chips) เขาปฏิเสธอย่างชัดเจนว่าจะไม่ใช้การขึ้นราคาแบบกะทันหันและผันผวนเช่นนั้น โดยให้เหตุผลว่าเป็นการตัดสินใจที่ให้ความสำคัญกับความสัมพันธ์ระยะยาวกับลูกค้า

"นั่นไม่ยั่งยืน เรามุ่งเน้นไปที่การสร้างความไว้วางใจในระยะยาว" ดร.เว่ย กล่าว โดยแยกแยะโมเดลธุรกิจของ TSMC ออกจากการตั้งราคาแบบตลาดสด (spot-market)

อย่างไรก็ตาม นี่ไม่ได้หมายความว่าราคาจะคงที่ เมื่อถูกถามว่าต้องการขึ้นราคาหรือไม่ ดร.เว่ย ตอบว่า "ผมอยากทำนะ... เราก็ต้องหาเงินเหมือนกัน" ซึ่งบ่งชี้ว่าการปรับราคาขึ้นทีละน้อยนั้นอยู่ในแผน รายงานต่างๆ ระบุว่า TSMC กำลังวางแผนที่จะ ขึ้นราคาชิปในกระบวนการผลิตระดับสูง 5–10% ในปี 2026 โดยได้รับแรงหนุนจากต้นทุนวัตถุดิบ อุปกรณ์ และการผลิตที่สูงขึ้นจากภาวะเงินเฟ้อ

ประเด็นสำคัญคือ: ราคาของ TSMC จะปรับตัวสูงขึ้นอย่างต่อเนื่องและคาดการณ์ได้ ไม่ใช่แบบก้าวกระโดด ซึ่งเป็นสัญญาณที่สำคัญอย่างยิ่งต่อห่วงโซ่อุปทานอิเล็กทรอนิกส์ทั้งหมด

ก้าวกระโดดครั้งต่อไป: เจาะลึกเทคโนโลยีแพ็กเกจจิ้ง CoPoS

นอกเหนือไปจากปัญหากำลังการผลิตในปัจจุบัน TSMC กำลังเตรียมการเปลี่ยนแปลงขั้นพื้นฐานในวิธีการประกอบชิป AI ที่ทรงพลังที่สุด เทคโนโลยีการบรรจุภัณฑ์ขั้นสูงรุ่นต่อไปที่มีชื่อว่า CoPoS (Chip-on-Panel-on-Substrate) กำลังเร่งเดินหน้าสู่การผลิตจำนวนมากในช่วงครึ่งหลังของปี 2028 ตามรายงานของนักวิเคราะห์ชื่อดังอย่าง หมิง-ชี่ กว๋อ (Ming-Chi Kuo) และรายงานจากหลายแหล่งในอุตสาหกรรม

CoPoS คืออะไร?

CoPoS คือโซลูชันการบรรจุภัณฑ์แบบ Fan-Out Panel-Level Packaging (FOPLP) ที่แตกต่างอย่างสิ้นเชิงจากแผ่นเวเฟอร์ซิลิคอนทรงกลมขนาด 300 มม. ซึ่งเป็นมาตรฐานอุตสาหกรรมมานานหลายทศวรรษ โดยจะใช้แผงสี่เหลี่ยมขนาดใหญ่แทน โดยในระยะแรกจะใช้แผงขนาด 310 มม. × 310 มม. ในการประกอบชิป

สถาปัตยกรรมทางเทคนิคเกี่ยวข้องกับ แกนกลางที่เป็นแก้ว (Glass Core Substrate) ประกบด้วยชั้น ABF (Ajinomoto Build-up Film) ทั้งสองด้าน ตัวชิปจะวางอยู่บนพื้นผิวของชั้นเหล่านี้ และการเชื่อมต่อระหว่างกันจะถูกจัดการโดยชั้น RDL (Redistribution Layer) ที่ฝั่งชิปและชั้น ABF เอง การออกแบบนี้ทำให้สามารถสร้างแพ็กเกจที่ซับซ้อนขนาดมหึมาได้ ซึ่งเป็นไปไม่ได้เลยด้วยเทคโนโลยี CoWoS (Chip on Wafer on Substrate) ในปัจจุบัน

ทำไมมันถึงสำคัญต่อวงการ AI

การเปลี่ยนจากเวเฟอร์ทรงกลมมาเป็นแผงสี่เหลี่ยม ช่วยแก้ปัญหาคอขวดด้านการผลิตที่สำคัญสำหรับชิปเร่งความเร็ว AI ในยุคต่อไป เวเฟอร์ทรงกลมขนาด 300 มม. มีอัตราการใช้พื้นที่ประมาณ 57% ในขณะที่แผงสี่เหลี่ยมขนาด 310x310 มม. ดันอัตราการใช้พื้นที่ได้มากกว่า 87% ทำให้มี พื้นที่ใช้สอยมากกว่าเดิมถึง 5 เท่า

สิ่งนี้ส่งผลกระทบอย่างมากต่อผลผลิต (Output) ตัวอย่างเช่น ชิปขนาดใหญ่อย่าง GPU ในคลาส B200 ของ Nvidia บนซับสเตรต CoWoS แบบมาตรฐานอาจผลิตได้ประมาณ 4 หน่วย แต่บนแผง CoPoS ในพื้นที่ขนาดเดียวกัน สามารถผลิตได้ตั้งแต่ 9 ถึง 16 หน่วย ซึ่งช่วยเพิ่มความคุ้มค่าในการผลิตอย่างมหาศาล

CoPoS ได้รับการออกแบบมาอย่างชัดเจนสำหรับแพ็กเกจขนาดใหญ่พิเศษที่ใหญ่กว่า 9.5 เท่าของขนาดมาตรฐานของโฟโตมาสก์ (Reticle) ซึ่งเป็นระบบที่รวมชิ้นส่วนต่างๆ เข้าด้วยกัน (Heterogeneous Integration) ที่มีขนาดใหญ่มากจนไม่สามารถสร้างด้วยเครื่องมือในปัจจุบันได้ นี่คือชิปประเภทที่จำเป็นสำหรับโมเดล AI ในทศวรรษหน้า

เป้าหมาย: GPU สถาปัตยกรรม 'Feynman' ของ Nvidia

รายงานหลายฉบับ รวมถึงของหมิง-ชี่ กว๋อ ระบุว่า GPU สถาปัตยกรรมรุ่นต่อไปของ Nvidia ในชื่อ Feynman จะเป็นผลิตภัณฑ์แรกที่ใช้ CoPoS แม้ในช่วงแรกจะมีข่าวลือสั้นๆ ถึงชิปรุ่นใหม่ของ Intel แต่ความเห็นส่วนใหญ่ในปัจจุบันฟันธงว่า Nvidia คือลูกค้าหลัก

Nvidia คาดว่าจะจับคู่สถาปัตยกรรม Feynman เข้ากับโหนดการผลิต A16 ที่ล้ำสมัยของ TSMC ซึ่งจะเริ่มการผลิตจำนวนมากในช่วงครึ่งหลังของปี 2026 โดยมีเป้าหมายเปิดตัวชิปในปี 2028 การที่ Nvidia ได้เข้าถึงทั้งกระบวนการ A16 และแพ็กเกจจิ้ง CoPoS เป็นรายแรกๆ เท่ากับเป็นการขุดคูเมืองแห่งความได้เปรียบทางการแข่งขันในฮาร์ดแวร์ AI ไปอีกหลายปี

เส้นเวลาการผลิตทั่วโลก

แผนการพัฒนากำลังดำเนินไปพร้อมๆ กันในไต้หวันและสหรัฐอเมริกา:

• สายการผลิตนำร่อง (ไต้หวัน): สายการผลิตนำร่อง CoPoS ของ TSMC กำลังจัดตั้งขึ้นที่โรงงานหลงถาน (Longtan) ซึ่งดำเนินการโดยบริษัทย่อย VisEra การส่งมอบเครื่องมือให้ทีม R&D เริ่มขึ้นในเดือนกุมภาพันธ์ 2026 และสายการผลิตนำร่องทั้งหมดจะแล้วเสร็จภายใน เดือนมิถุนายน 2026 คาดว่าจะเริ่มทดลองผลิตในช่วงปลายปี 2026 ถึงต้นปี 2027 ตามด้วยการตรวจสอบกระบวนการในปี 2028
• การผลิตจำนวนมาก (ไต้หวัน): การผลิตจำนวนมากที่โรงงาน Chiayi แห่งใหม่ของ TSMC มีกำหนดเริ่มเดินเครื่องระหว่าง ครึ่งหลังของปี 2028 ถึงปี 2029
• การขยายฐานในสหรัฐฯ: TSMC กำลังวางแผนสร้างโรงงานแพ็กเกจจิ้ง CoPoS โดยเฉพาะในรัฐแอริโซนา โดยตั้งเป้าเตรียมการผลิตเบื้องต้น (Pre-Production) ภายในสิ้นปี 2027 และการผลิตจำนวนมากในปี 2029 นี่คือการเปลี่ยนแปลงเชิงกลยุทธ์เพื่อยึดห่วงโซ่มูลค่าทั้งหมดของการประมวลผล AI ไว้บนแผ่นดินสหรัฐฯ

ความสำคัญเชิงกลยุทธ์

CoPoS ไม่ได้เป็นเพียงมาตรการลดต้นทุน แต่มันคืออาวุธเชิงกลยุทธ์ทั้งในเชิงรับและเชิงรุก มันช่วยตอกย้ำความเป็นผู้นำอย่างท่วมท้นของ TSMC ในด้านบรรจุภัณฑ์ขั้นสูง โดยกว๋อประเมินว่าความได้เปรียบทางการแข่งขันนี้จะยังคงเห็นผลไปจนถึงประมาณ ปี 2032 สำหรับอุตสาหกรรม AI นี่จะเป็นการปลดล็อกชิปเร่งความเร็วรุ่นใหม่ที่มีขนาดใหญ่ขึ้นและทรงพลังมากขึ้นเหนือขีดจำกัดของเทคโนโลยีในปัจจุบัน ทำให้กฎของมัวร์ยังคงมีชีวิตต่อไปในยุคของโมเดล AI ขนาดยักษ์