คำตอบเผยแพร่แล้ว24 แหล่งที่มา
Intel EMIB-T ปะทะ TSMC CoWoS: ทางเลือกที่สองของแพ็กเกจชิป AI
EMIB T ของ Intel ใช้สะพานซิลิคอนเฉพาะจุดแทนอินเตอร์โพสเซอร์ซิลิคอนขนาดเต็มทั้งแพ็กเกจ และเพิ่ม TSV เพื่อส่งจ่ายพลังงานในแนวตั้งให้แพ็กเกจ HBM ขนาดใหญ่ กำลังการผลิต CoWoS ของ TSMC ขยายจากราว 13,000 เวเฟอร์สตาร์ตต่อเดือนปลายปี 2023 เป็น 120,000–130,000 ในปลายปี 2026 ตามประมาณการ แต่ช่องว่างอุปสงค์ อุปทานยังคาดว่าจะเหล...
เผยแพร่โดยแก้ไขด้วย GPT-5.6 Terraรูปภาพสร้างด้วย GPT Image 2
คำตอบการวิจัย
ประเด็นสำคัญ
- EMIB T ของ Intel ใช้สะพานซิลิคอนเฉพาะจุดแทนอินเตอร์โพสเซอร์ซิลิคอนขนาดเต็มทั้งแพ็กเกจ และเพิ่ม TSV เพื่อส่งจ่ายพลังงานในแนวตั้งให้แพ็กเกจ HBM ขนาดใหญ่
- กำลังการผลิต CoWoS ของ TSMC ขยายจากราว 13,000 เวเฟอร์สตาร์ตต่อเดือนปลายปี 2023 เป็น 120,000–130,000 ในปลายปี 2026 ตามประมาณการ แต่ช่องว่างอุปสงค์ อุปทานยังคาดว่าจะเหลือราว 10%
- MediaTek เป็นสัญญาณการใช้งานที่รายงานชัดที่สุดในแนวทางใช้ CoWoS และ EMIB T ควบคู่กัน ขณะที่ Google, Meta, Broadcom, Nvidia, SK hynix และ Amazon มีสถานะตั้งแต่ทดสอบและประเมิน ไปจนถึงเพียงมีรายงานความสนใจ
AI พรอมต์
openai.comCreate a landscape editorial hero image for this Studio Global article: How is Intel positioning its EMIB-T advanced packaging technology as an alternative to TSMC’s capacity-constrained CoWoS platform for large. Article summary: Intel is positioning EMIB‑T as a second-source packaging option for very large AI accelerators: one that can attach logic and HBM without consuming a package-wide silicon interposer or scarce CoWoS capacity. It is a cred. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fak
ชิปเร่งความเร็ว AI รุ่นใหญ่ไม่ได้ติดขัดอยู่แค่การผลิตทรานซิสเตอร์ระดับแนวหน้าอีกต่อไป ขั้นตอนที่นำชิปประมวลผลมาต่อกับหน่วยความจำแบนด์วิดท์สูง หรือ HBM (high-bandwidth memory) ภายในแพ็กเกจเดียวกัน กลายเป็นทรัพยากรเชิงยุทธศาสตร์ไปแล้ว
Intel จึงวางตำแหน่ง EMIB-T ให้เป็นทางเลือกเสริมของ CoWoS จาก TSMC: ไม่ใช่คำประกาศว่าจะเข้ามาแทนที่แพลตฟอร์มหลักของตลาดในทันที แต่เป็นเส้นทางที่สองสำหรับลูกค้าที่ต้องการลดการพึ่งพากำลังการผลิตแพ็กเกจขั้นสูงเพียงแหล่งเดียว โดยเฉพาะในชิป AI ที่ใช้ HBM จำนวนมาก 18
CoWoS, EMIB และ EMIB-T ต่างกันอย่างไร
CoWoS-S: ใช้ชั้นเชื่อมต่อซิลิคอนขนาดใหญ่ใต้ชิป
ในสถาปัตยกรรม CoWoS-S แบบดั้งเดิม ชิปประมวลผลและกองหน่วยความจำ HBM จะวางอยู่บน ซิลิคอนอินเตอร์โพสเซอร์ แผ่นใหญ่ อินเตอร์โพสเซอร์นี้ทำหน้าที่เป็นชั้นเดินสายความหนาแน่นสูงครอบคลุมพื้นที่กว้างใต้แพ็กเกจ เพื่อเชื่อมต่อข้อมูลปริมาณมหาศาลระหว่างชิปต่าง ๆ 4
แนวทางนี้ผ่านการพิสูจน์ในการใช้งานชิป HBM ขนาดใหญ่แล้ว แต่ก็ต้องใช้ซิลิคอนพื้นที่มาก และทำให้การส่งมอบชิปผูกกับซัพพลายเชนแพ็กเกจขั้นสูงที่มีความเฉพาะทางสูง
อย่างไรก็ดี การเทียบ CoWoS กับ EMIB ไม่ควรถูกย่อเหลือเพียง “มีอินเตอร์โพสเซอร์” กับ “ไม่มีอินเตอร์โพสเซอร์” เพราะ CoWoS-L ของ TSMC ใช้ชั้น redistribution layer (RDL) ร่วมกับสะพานเชื่อมซิลิคอนเฉพาะจุด แทนการพึ่งอินเตอร์โพสเซอร์ซิลิคอนชิ้นเดียวทั้งแผง 7
EMIB: วางสะพานซิลิคอนเฉพาะจุดที่จำเป็น
EMIB ย่อมาจาก Embedded Multi-die Interconnect Bridge เป็นเทคโนโลยีที่ Intel ฝังสะพานซิลิคอนขนาดเล็กลงในซับสเตรตอินทรีย์ของแพ็กเกจ สะพานดังกล่าวทำหน้าที่เชื่อมชิปที่อยู่ติดกันด้วยระยะสั้นและความหนาแน่นสูง เช่น การเชื่อมชิปตรรกะกับ HBM ส่วนสัญญาณที่ไม่ต้องการความหนาแน่นสูงจะวิ่งผ่านซับสเตรต 18
22
แนวคิดหลักคือไม่ต้องปูซิลิคอนอินเตอร์โพสเซอร์ขนาดใหญ่รองใต้แพ็กเกจทั้งหมด Intel ระบุว่าสะพานแบบฝังเฉพาะจุดเปิดทางเลือกที่คุ้มค่ากว่าสำหรับการเชื่อม logic-to-logic และ logic-to-HBM เพราะเลือกชนิดของสะพานให้เหมาะกับการเชื่อมต่อแต่ละจุดได้ 18
EMIB-T: เพิ่มเส้นทางจ่ายไฟแนวตั้ง
EMIB-T คือ EMIB ที่เพิ่ม TSV (through-silicon via) หรือรูเชื่อมต่อผ่านเนื้อซิลิคอน เข้าไปในตัวสะพาน Intel ระบุว่าการออกแบบนี้ตอบโจทย์ความต้องการส่งจ่ายไฟในแนวตั้งของแพ็กเกจที่ใช้ HBM โดยมุ่งลดสัญญาณรบกวนด้านไฟฟ้ากระแสตรงและกระแสสลับ 18
กล่าวอย่างง่าย EMIB ปกติเด่นที่การเชื่อมต่อแนวนอนระหว่างชิปข้างเคียง ส่วน EMIB-T เพิ่มทางลัดให้พลังงานวิ่งขึ้นในแนวตั้งผ่านสะพาน จึงออกแบบมาเพื่อรับภาระกระแสไฟและข้อกำหนดทางไฟฟ้าที่ยากขึ้นของแพ็กเกจขนาดใหญ่ รายงานยังระบุว่าแนวทางนี้ช่วยลดปัญหาแรงดันตกเมื่อเทียบกับเส้นทางจ่ายไฟรุ่นก่อน 18
27
เหตุใด Intel จึงเห็นช่องว่างในตลาด
จุดเปิดสำคัญคือการกระจุกตัวของกำลังการผลิต CoWoS แม้ TSMC จะเร่งขยายกำลังการผลิตอย่างมาก โดยมีการประเมินว่าจากราว 13,000 เวเฟอร์สตาร์ตต่อเดือนในปลายปี 2023 จะเพิ่มเป็นราว 120,000–130,000 ในปลายปี 2026 44 แต่อุปสงค์ชิป AI ก็ขยายตัวพร้อมกัน
ข้อมูลที่ TrendForce รายงานโดยอ้างการประเมินของนักลงทุนสถาบันคาดว่า ช่องว่างระหว่างอุปสงค์และอุปทาน CoWoS จะลดจากประมาณ 20% ในช่วงกลางปี 2026 เหลือราว 10% ในสิ้นปี ไม่ได้หายไปทั้งหมด 36
ยังมีการประเมินว่า Nvidia ครองการจัดสรร CoWoS ราว 60% แม้ตัวเลขนี้ไม่ใช่การเปิดเผยโดย TSMC หากใกล้เคียงความจริง ก็สะท้อนว่าเจ้าของชิปแบบสั่งทำและผู้ให้บริการคลาวด์ขนาดใหญ่ย่อมมีเหตุผลที่จะต้องการผู้ให้บริการแพ็กเกจรายที่สองที่ผ่านการรับรอง 30
สำหรับ Intel นี่จึงไม่ใช่เพียงโอกาสรับงานล้นจาก TSMC แต่เป็นข้อเสนอเรื่อง ความยืดหยุ่นของห่วงโซ่อุปทานระยะยาว ลูกค้าสามารถพัฒนาและรับรองเส้นทางแพ็กเกจอีกแบบหนึ่งสำหรับชิปรุ่นถัดไป เพื่อลดความเสี่ยงจากการพึ่งพาเทคโนโลยีและกำลังการผลิตเพียงช่องทางเดียว
ใครบ้างที่ใช้หรือกำลังประเมิน EMIB-T
หลักฐานที่เปิดเผยต่อสาธารณะแตกต่างกันมาก จึงควรแยกระหว่าง “ใช้งานจริง” “กำลังทดสอบ” และ “มีรายงานว่าสนใจ” อย่างชัดเจน
| บริษัทหรือโครงการ | สถานะตามรายงานสาธารณะ | ตีความได้อย่างไร |
|---|---|---|
| MediaTek | MediaTek มีรายงานว่าจะใช้ CoWoS และ EMIB-T ควบคู่กันในชิป AI ASIC แบบสั่งทำขนาดใหญ่มาก |
เป็นสัญญาณการนำไปใช้ที่รายงานชัดที่สุด แต่เป็นกลยุทธ์ใช้สองแนวทาง ไม่ใช่หลักฐานว่า EMIB-T แทน CoWoS |
| Google TPU | มีรายงานจากแหล่งข่าวไม่เปิดเผยชื่อว่า Google ประเมินแพ็กเกจของ Intel ร่วมกับ MediaTek สำหรับ TPU รุ่นอนาคต และอีกรายงานระบุว่า Google จองงานแพ็กเกจ Intel มากกว่า 3 ล้าน TPU ในปี 2028 |
อาจเป็นโครงการขนาดใหญ่ แต่ Google ยังไม่ได้ยืนยันรายละเอียดหรือปริมาณดังกล่าวต่อสาธารณะ |
| Broadcom และ Meta | ทั้งสองบริษัทมีรายงานว่ากำลังพิจารณาย้ายบางส่วนหรือเปลี่ยนไปใช้ EMIB โดยมีชิปสำหรับงานอนุมานของ Meta ถูกกล่าวถึงเป็นเป้าหมายที่เป็นไปได้ |
ควรนับเป็นการประเมินหรือความสนใจ ไม่ใช่รางวัลสัญญาการผลิตที่เปิดเผยแล้ว |
| Nvidia | รายงานระบุว่า Nvidia สนใจทางเลือกอื่น แต่ยังไม่มีหลักฐานสาธารณะถึงโครงการ EMIB-T ที่ผูกปริมาณการผลิตไว้ชัดเจน |
ความสนใจหรือความร่วมมือในภาพกว้าง ไม่เท่ากับการรับรองว่าใช้ EMIB-T แล้ว |
| SK hynix | SK hynix มีรายงานว่ากำลังทดสอบ EMIB ของ Intel เพื่อผสาน HBM |
การทดสอบสำคัญต่อการรับรองระบบนิเวศ แต่ยังไม่ใช่คำมั่นสัญญาผลิตเชิงพาณิชย์ |
| Amazon Trainium | มีรายงานเรื่องการหารือหรือความสนใจเกี่ยวกับสายผลิตภัณฑ์ Trainium ของ Amazon |
ยังไม่มีหลักฐานสาธารณะเพียงพอว่า Trainium 4 ได้ตกลงใช้ EMIB-T แล้ว |
ความระมัดระวังนี้สำคัญ เพราะแพ็กเกจขั้นสูงต้องผ่านการรับรองครอบคลุมทั้งสมรรถนะทางไฟฟ้า การระบายความร้อน ความน่าเชื่อถือเชิงกล ซับสเตรต ความเข้ากันได้กับ HBM และอัตราผลผลิตที่รักษาได้ต่อเนื่อง การประเมินของลูกค้าจึงเป็นสัญญาณเริ่มต้นของระบบนิเวศ ไม่ใช่หลักฐานการใช้งานปริมาณมาก
หาก Intel เร่งผลิตได้จริงในปี 2027 จะหมายความว่าอย่างไร
รายงานหลายชิ้นเชื่อมโยงการขยายงาน EMIB-T เชิงปริมาณไว้กับช่วงปี 2026–2027 9
25 หาก Intel ทำกำลังการผลิตได้อย่างมีนัยสำคัญในครึ่งหลังของปี 2027 โอกาสสำคัญอาจมาถึงหลังภาวะขาดแคลน CoWoS ที่ตึงที่สุดเริ่มผ่อนคลายแล้ว
ภาพที่น่าจะเกิดขึ้นจึงเป็น การใช้หลายแหล่งจัดหา มากกว่าการเปลี่ยนแพลตฟอร์มอย่างฉับพลัน
- CoWoS ยังมีฐานแข็งแรง ทั้งระบบนิเวศ ความชำนาญในกระบวนการ และประสบการณ์ของลูกค้ากับชิป AI ระดับแนวหน้า
- EMIB-T ให้ตัวเลือกด้านวิศวกรรมและซัพพลายเชนที่ต่างออกไป ด้วยสะพานเฉพาะจุดที่ลดการพึ่งพาอินเตอร์โพสเซอร์ขนาดเต็ม พร้อม TSV ที่ออกแบบมาเพื่อโจทย์การจ่ายไฟของแพ็กเกจ HBM ขนาดใหญ่
18
- แม้ขาดแคลนลดเหลือ 10% ก็ยังมีนัยสำคัญ เพราะความเสี่ยงเรื่องโควตาและจังหวะเปิดตัวผลิตภัณฑ์ยังส่งผลโดยตรงต่อแผนชิปเร่งความเร็วที่วางล่วงหน้าหลายปี
36
บทสรุป
ชัยชนะที่เป็นไปได้ที่สุดของ Intel ในระยะใกล้ ไม่ใช่การโค่น CoWoS จากตลาด AI ทั้งหมด แต่คือการก้าวขึ้นเป็นผู้ให้บริการแพ็กเกจขั้นสูงรายที่สองที่มีความน่าเชื่อถือ สำหรับชิปเร่งความเร็วซึ่งใช้ HBM หนาแน่นและ ASIC ของผู้ให้บริการคลาวด์บางกลุ่ม
จุดขายของ EMIB-T มีความเฉพาะเจาะจง: ใช้สะพานซิลิคอนแบบฝังเฉพาะจุดแทนอินเตอร์โพสเซอร์ซิลิคอนเต็มแพ็กเกจ แล้วเพิ่ม TSV เพื่อส่งจ่ายพลังงานในแนวตั้งสำหรับแพ็กเกจรุ่นใหม่ 18 การที่แนวคิดนี้จะกลายเป็นธุรกิจขนาดใหญ่หรือไม่ จึงขึ้นกับการพิสูจน์อัตราผลผลิต การรับรองร่วมกับ HBM ความน่าเชื่อถือ และความสามารถในการผลิตปริมาณมากอย่างสม่ำเสมอ มากกว่าข่าวความสนใจจากลูกค้าเพียงอย่างเดียว
Studio Global AI
ทำการวิจัยต่อ
หน้านี้รวมคำตอบที่ได้รับการสนับสนุนจากแหล่งที่มาซึ่งคุณสามารถดำเนินการต่อภายใน Studio Global
คนยังถาม
คำตอบสั้น ๆ สำหรับ "Intel EMIB-T ปะทะ TSMC CoWoS: ทางเลือกที่สองของแพ็กเกจชิป AI" คืออะไร
EMIB T ของ Intel ใช้สะพานซิลิคอนเฉพาะจุดแทนอินเตอร์โพสเซอร์ซิลิคอนขนาดเต็มทั้งแพ็กเกจ และเพิ่ม TSV เพื่อส่งจ่ายพลังงานในแนวตั้งให้แพ็กเกจ HBM ขนาดใหญ่
ประเด็นสำคัญที่ต้องตรวจสอบก่อนคืออะไร?
EMIB T ของ Intel ใช้สะพานซิลิคอนเฉพาะจุดแทนอินเตอร์โพสเซอร์ซิลิคอนขนาดเต็มทั้งแพ็กเกจ และเพิ่ม TSV เพื่อส่งจ่ายพลังงานในแนวตั้งให้แพ็กเกจ HBM ขนาดใหญ่ กำลังการผลิต CoWoS ของ TSMC ขยายจากราว 13,000 เวเฟอร์สตาร์ตต่อเดือนปลายปี 2023 เป็น 120,000–130,000 ในปลายปี 2026 ตามประมาณการ แต่ช่องว่างอุปสงค์ อุปทานยังคาดว่าจะเหลือราว 10%
ฉันควรทำอย่างไรต่อไปในทางปฏิบัติ?
MediaTek เป็นสัญญาณการใช้งานที่รายงานชัดที่สุดในแนวทางใช้ CoWoS และ EMIB T ควบคู่กัน ขณะที่ Google, Meta, Broadcom, Nvidia, SK hynix และ Amazon มีสถานะตั้งแต่ทดสอบและประเมิน ไปจนถึงเพียงมีรายงานความสนใจ