การประเมินในอุตสาหกรรมระบุว่าเครื่อง High‑NA สามารถพิมพ์ลวดลายขนาดประมาณ 8 นาโนเมตรในครั้งเดียว ขณะที่ EUV รุ่นปัจจุบันอยู่ที่ประมาณ 13 นาโนเมตร แม้ตัวเลขจริงจะขึ้นอยู่กับการออกแบบกระบวนการ ฟotoresist มาสก์ และสถาปัตยกรรมของชิปแต่ละรุ่น
ผลลัพธ์คือขั้นตอนลิโทกราฟีในเลเยอร์สำคัญลดลง ซึ่งช่วยลดความผิดพลาดในการจัดตำแหน่ง (overlay error) และลดความซับซ้อนของการผลิต
ASML และ Intel เคยประกาศความร่วมมือเพื่อนำเทคโนโลยีนี้เข้าสู่การผลิต โดย Intel เป็นลูกค้ารายแรกที่สั่งซื้อเครื่อง TWINSCAN EXE:5200
เครื่องรุ่นแรกเริ่มถูกส่งมอบในช่วง ปี 2025–2026 โดยส่วนใหญ่ใช้สำหรับการทดสอบกระบวนการ การพัฒนาเทคโนโลยี และการเริ่มต้นสายการผลิต
ไทม์ไลน์ที่นักวิเคราะห์คาดไว้โดยทั่วไปคือ
ในอุตสาหกรรมชิป การติดตั้งเครื่องจักรใหม่ไม่ได้หมายถึงการผลิตทันที โรงงานต้องใช้เวลาพัฒนา recipe ของกระบวนการ รวมอุปกรณ์เข้ากับไลน์ผลิต และตรวจสอบ yield ก่อน
แม้เครื่อง High‑NA EUV จะมีราคาสูงมาก แต่ก็ให้ข้อดีหลายด้านเมื่อเทียบกับ EUV รุ่นก่อน
ความละเอียดสูงขึ้น
การเพิ่มค่า NA จาก 0.33 เป็น 0.55 ช่วยให้เครื่องสแกนสามารถพิมพ์ลวดลายที่เล็กกว่าเดิมได้
ลดจำนวนขั้นตอน patterning
การพิมพ์ได้ละเอียดขึ้นในครั้งเดียวช่วยลดความจำเป็นของ multi‑patterning ทำให้กระบวนการผลิตสั้นลง
เพิ่มโอกาสในการได้ yield ที่ดีขึ้น
ขั้นตอนที่น้อยลงช่วยลดปัญหาการจัดตำแหน่งและข้อผิดพลาดในการผลิต ซึ่งเป็นสาเหตุสำคัญของการสูญเสีย yield ในโหนดขั้นสูง
สมดุลด้านต้นทุน
แม้ราคาต่อเครื่องจะอยู่ราว 350 ล้านดอลลาร์ แต่ผู้ผลิตชิปอาจประหยัดค่าใช้จ่ายจากจำนวนมาสก์ที่ลดลง ขั้นตอนการผลิตที่น้อยลง และความหนาแน่นของชิปที่เพิ่มขึ้น
ผู้ผลิตชิประดับแนวหน้าที่กำลังแข่งขันในโหนดเล็กที่สุดของโลกคือกลุ่มแรกที่นำ High‑NA มาใช้งาน
Intel
ถือเป็นผู้บุกเบิกการนำเทคโนโลยีนี้มาใช้ โดยเป็นบริษัทแรกที่สั่งซื้อเครื่อง High‑NA EUV จาก ASML
Samsung
มีรายงานว่าสั่งซื้อเครื่องหลายเครื่อง โดยคาดว่าจะได้รับในช่วงปี 2025 และ 2026 เพื่อใช้ใน roadmap การผลิตรุ่นใหม่
SK hynix
บริษัทผู้ผลิตหน่วยความจำกำลังติดตั้งระบบ High‑NA ในศูนย์พัฒนาเพื่อรองรับเทคโนโลยี DRAM รุ่นถัดไป
TSMC
ดูเหมือนจะใช้แนวทางระมัดระวังมากกว่า โดยประเมินต้นทุนและผลประโยชน์ของเทคโนโลยีก่อนการลงทุนขนาดใหญ่
ภาพรวมของอุตสาหกรรมชี้ไปในทิศทางเดียวกัน คือการเปิดตัวเป็นสองช่วง
ช่วงเวลานี้ถูกเรียกว่าเข้าสู่ “ยุคแองสตรอม” ซึ่งหมายถึงการที่ขนาดกระบวนการผลิตเริ่มวัดในหน่วยที่เล็กกว่านาโนเมตร
ASML ระบุว่าการเติบโตของบริษัทเชื่อมโยงอย่างใกล้ชิดกับการขยายตัวของ AI computing บริษัทอธิบายว่าตลาดกำลังเปลี่ยนจากแนวคิด “chips everywhere” ไปสู่ “AI chips everywhere”
การลงทุนด้าน AI ทำให้ผู้ผลิตชิปเร่งขยายกำลังการผลิต ส่งผลให้คำสั่งซื้อเครื่องจักรลิโทกราฟีขั้นสูงเพิ่มขึ้นอย่างต่อเนื่อง
เนื่องจากชิปประสิทธิภาพสูง เช่น GPU และ AI accelerator ต้องใช้เทคโนโลยีลิโทกราฟีขั้นสูง เครื่องของ ASML จึงกลายเป็นจุดคอขวดสำคัญของการผลิตชิประดับโลก
อินเดียกำลังสร้างระบบนิเวศเซมิคอนดักเตอร์ของตนเองผ่านโครงการ India Semiconductor Mission โดยรัฐบาลระบุว่าประเทศตั้งเป้าเริ่มผลิตชิปเชิงพาณิชย์ในปี 2026
อย่างไรก็ตาม โรงงานระยะแรกเน้นสร้างฐานการผลิตพื้นฐาน ขณะที่ High‑NA EUV ถูกออกแบบมาสำหรับโหนดที่ล้ำหน้าที่สุดของโลก ดังนั้นการใช้งานในช่วงแรกจึงยังคงกระจุกตัวในศูนย์กลางเซมิคอนดักเตอร์ เช่น สหรัฐอเมริกา เกาหลีใต้ และไต้หวัน
ในระยะยาว หากอุตสาหกรรมชิปของอินเดียเติบโต ก็อาจสร้างความต้องการด้านบริการ อุปกรณ์ และโครงสร้างพื้นฐานด้านลิโทกราฟีขั้นสูงมากขึ้น
High‑NA EUV ถือเป็นก้าวสำคัญถัดไปของการผลิตเซมิคอนดักเตอร์ เทคโนโลยีนี้ช่วยเพิ่มความละเอียดของการพิมพ์ลวดลายบนชิปและลดความซับซ้อนของกระบวนการผลิต ทำให้อุตสาหกรรมสามารถเดินหน้าลดขนาดทรานซิสเตอร์ต่อไปได้
ชิปที่ผลิตด้วยเครื่องจักรเหล่านี้คาดว่าจะเริ่มปรากฏในช่วง 2025–2026 ในระดับจำกัด และจะมีผลกระทบต่ออุตสาหกรรมอย่างเต็มที่เมื่อการผลิตจำนวนมากเริ่มต้นในช่วง ปลายทศวรรษ 2020
สำหรับบริษัทที่กำลังแข่งขันสร้างชิป AI ที่ทรงพลังที่สุด การเข้าถึงเครื่องลิโทกราฟีราคา 350 ล้านดอลลาร์เหล่านี้อาจเป็นหนึ่งในข้อได้เปรียบเชิงกลยุทธ์ที่สำคัญที่สุดในอุตสาหกรรมเซมิคอนดักเตอร์โลก
Comments
0 comments