ASML High‑NA EUV เทคโนโลยีที่กำลังขับเคลื่อนยุคชิปต่ำกว่า 2 นาโนเมตร

• สร้างทรานซิสเตอร์ที่เล็กลงและหนาแน่นขึ้น
• ลดความซับซ้อนของกระบวนการผลิตบางชั้น
• มีโอกาสเพิ่มอัตราผลผลิต (yield) และลดเวลาผลิต

เทคโนโลยีนี้จึงถูกมองว่าเป็นกุญแจสำคัญสำหรับ ชิปโลจิกต่ำกว่า 2 นาโนเมตร และการขยายขนาดหน่วยความจำรุ่นใหม่

เครื่องจักรที่ซับซ้อนและแพงที่สุดในโลก

เครื่อง High‑NA EUV ถือเป็นหนึ่งในเครื่องจักรที่ซับซ้อนที่สุดในอุตสาหกรรมการผลิต

• ราคาโดยทั่วไป: ประมาณ 350–400 ล้านดอลลาร์ต่อเครื่อง
• ขนาดเครื่อง: ใหญ่ระดับรถบัสสองชั้น และมีชิ้นส่วนหลายพันชิ้น
• กำลังการผลิต: ประมาณ 175–200 เวเฟอร์ต่อชั่วโมง สำหรับรุ่นผลิตจริงในปัจจุบัน

ด้วยราคาที่สูงมาก โรงงานผลิตชิปต้องประเมินอย่างรอบคอบว่าการลดขั้นตอนลิโธกราฟีและเพิ่มความหนาแน่นของทรานซิสเตอร์จะคุ้มค่ากับเงินลงทุนหรือไม่

บริษัทใดกำลังติดตั้ง High‑NA EUV

การนำเทคโนโลยีนี้มาใช้ช่วงแรกจำกัดอยู่กับผู้ผลิตชิปรายใหญ่ของโลก

• Intel เป็นหนึ่งในบริษัทแรกที่ได้รับเครื่อง High‑NA และร่วมพัฒนากับ ASML อย่างใกล้ชิด
• Samsung Electronics มีรายงานว่าได้รับเครื่องเพื่อใช้กับสายการผลิตในอนาคต
• SK hynix ได้ติดตั้งเครื่อง High‑NA เพื่อเร่งการพัฒนาเมมโมรีรุ่นใหม่

รายงานอุตสาหกรรมยังระบุว่า Intel, Samsung และ SK hynix มีแนวโน้มจะเป็นกลุ่มผู้ใช้กลุ่มแรกเมื่อเทคโนโลยีเข้าสู่การผลิตเต็มรูปแบบ

ชิปชุดแรกจะมาเมื่อไร

High‑NA EUV เริ่มก้าวพ้นขั้นทดลองแล้ว

• เครื่องชุดแรกเริ่มส่งมอบให้ลูกค้าใน ปี 2025 และเริ่มใช้งานกว้างขึ้นใน ปี 2026
• นักวิเคราะห์อุตสาหกรรมคาดว่า การผลิตเชิงพาณิชย์ขนาดใหญ่ด้วย High‑NA อาจเริ่มราวปี 2027–2028

ในช่วงเปลี่ยนผ่านนี้ เครื่อง EUV รุ่นเดิม (NA 0.33) จะยังถูกใช้ต่อไปในหลายขั้นตอนของการผลิต เนื่องจากยังมีประสิทธิภาพและต้นทุนที่เหมาะสมสำหรับบางชั้นของชิป

ทำไม High‑NA สำคัญต่อชิป AI และ HPC

ประโยชน์ของเทคโนโลยีนี้แตกต่างกันเล็กน้อยตามประเภทชิป

ชิปประมวลผล (Logic)

สำหรับ CPU, GPU และตัวเร่ง AI

• เพิ่มความหนาแน่นของทรานซิสเตอร์
• สร้าง interconnect ที่เล็กและสั้นลง
• เพิ่มประสิทธิภาพและประหยัดพลังงาน

สิ่งเหล่านี้มีความสำคัญอย่างยิ่งกับ ชิป AI และคอมพิวเตอร์สมรรถนะสูง (HPC) เพราะความหนาแน่นของทรานซิสเตอร์สัมพันธ์กับพลังการประมวลผลโดยตรง

ชิปหน่วยความจำ

เทคโนโลยี High‑NA ยังช่วยให้ DRAM รุ่นใหม่ สามารถลดขนาดโครงสร้างลงต่อไปได้ เพื่อเพิ่มความจุและแบนด์วิดท์สำหรับระบบ AI

บางการคาดการณ์ระบุว่าเทคโนโลยีนี้อาจช่วยให้เกิด โครงสร้าง DRAM ต่ำกว่า 2 นาโนเมตร ในอนาคต

AI กลายเป็นแรงผลักสำคัญของ ASML

ความต้องการเครื่องจักรของ ASML ผูกพันกับความต้องการชิปประสิทธิภาพสูงทั่วโลก

ในปี 2025 บริษัทมีรายได้สุทธิ 32.7 พันล้านยูโร และกำไรสุทธิ 9.6 พันล้านยูโร

ผู้บริหารของบริษัทระบุว่า การเติบโตของ ปัญญาประดิษฐ์ (AI) ทำให้ความต้องการชิปประสิทธิภาพสูงและหน่วยความจำแบนด์วิดท์สูงเพิ่มขึ้นอย่างรวดเร็ว ซึ่งเป็นแรงผลักดันสำคัญต่อความต้องการระบบลิโธกราฟีขั้นสูง

ด้วยเหตุนี้ High‑NA EUV จึงเป็นทั้ง

• ความก้าวหน้าทางเทคโนโลยีที่ช่วยยืดอายุ กฎของมัวร์ (Moore’s Law)
• และเสริมตำแหน่งของ ASML ในฐานะ ผู้ผลิตเครื่อง EUV เพียงรายเดียวของโลก สำหรับชิประดับแนวหน้า

การขยายตัวระดับโลกและความร่วมมือกับอินเดีย

นอกจากการพัฒนาเทคโนโลยี ASML ยังขยายความร่วมมือกับประเทศที่ต้องการสร้างอุตสาหกรรมชิปของตัวเอง

ในปี 2026 บริษัท Tata Electronics ของอินเดียและ ASML ลงนามความร่วมมือเพื่อสนับสนุนโรงงานผลิตชิป front‑end แห่งแรกของอินเดียในรัฐคุชราต

โครงการนี้มีมูลค่าการลงทุนประมาณ 11 พันล้านดอลลาร์ สำหรับโรงงานเวเฟอร์ขนาด 300 มม. ซึ่งเป็นส่วนหนึ่งของแผนพัฒนาอุตสาหกรรมเซมิคอนดักเตอร์ของประเทศ

อย่างไรก็ตาม ข้อมูลสาธารณะยังไม่ได้ยืนยันว่าโรงงานดังกล่าวจะใช้ระบบ High‑NA EUV โดยตรงหรือไม่

ภาพรวมของการเปลี่ยนผ่านครั้งใหญ่

High‑NA EUV ถือเป็นการอัปเกรดครั้งใหญ่ที่สุดของเทคโนโลยีลิโธกราฟีนับตั้งแต่ EUV ถูกนำมาใช้จริง

ด้วยความสามารถในการพิมพ์ลวดลายที่เล็กลงด้วยขั้นตอนที่น้อยลง เทคโนโลยีนี้เปิดทางให้ผู้ผลิตชิปสามารถลดขนาดทรานซิสเตอร์ต่อไปได้ในยุคต่ำกว่า 2 นาโนเมตร

แต่ราคาที่สูงและความซับซ้อนของระบบหมายความว่า มีเพียงไม่กี่บริษัทในโลกที่สามารถลงทุนและใช้งานมันได้จริง

หากไทม์ไลน์ของอุตสาหกรรมยังคงเป็นไปตามคาดการณ์ ช่วงปลายทศวรรษ 2020 อาจเป็นช่วงเวลาที่ High‑NA EUV กลายเป็นรากฐานของชิปที่ล้ำหน้าที่สุดในโลก