เผยโฉมสถาปัตยกรรม LogicFolding และกฎเทา สเกลลิ่ง: ทางลัดของหัวเว่ยสู่ชิประดับ 1.4 นาโนเมตร ภายในปี 2031

หัวใจของกลยุทธ์นี้คือการปลดแอกจากการพึ่งพาเครื่องจักรลิโธกราฟี Extreme Ultraviolet (EUV) ของ ASML ที่จีนถูกห้ามซื้อ แทนที่จะเร่งผลิตทรานซิสเตอร์ให้เล็กลงตามกฎของมัวร์ ซึ่งถูกปิดกั้นด้วยการเข้าไม่ถึงเครื่อง EUV หัวเว่ยพยายามจะเปลี่ยนเกมใหม่ทั้งหมด การประกาศดังกล่าวโดย "เหอ ถิงปัว" (He Tingbo) แม่ทัพใหญ่ฝ่ายเซมิคอนดักเตอร์ บนเวทีการประชุมวิชาการ IEEE International Symposium on Circuits and Systems (ISCAS) ณ นครเซี่ยงไฮ้ เมื่อวันที่ 25 พฤษภาคม 2026 ได้วางโรดแมปเพื่อบรรลุความหนาแน่นของทรานซิสเตอร์เทียบเท่ากับกระบวนการผลิตระดับ 1.4 นาโนเมตรภายในปี 2031 โดยทั้งหมดนี้ยังคงใช้เครื่องมือลิโธกราฟีรุ่นเก่าอย่าง Deep Ultraviolet (DUV)

กฎ "เทา สเกลลิ่ง" (Tau Scaling Law) คืออะไร?

กฎเทา สเกลลิ่ง คือกฎใหม่ที่หัวเว่ยเสนอขึ้นมาเพื่อแทนที่กฎของมัวร์ โดยไม่ได้วัดความก้าวหน้าจากขนาดของทรานซิสเตอร์ที่เล็กลง แต่กลับวัดจาก "ระยะเวลาการหน่วงของสัญญาณ" (Signal Propagation Delay) หรือเวลาที่ข้อมูลใช้เดินทางผ่านชิปและระบบ เป้าหมายคือการบีบอัดค่าคงที่เวลานี้ หรือ "เทา" (τ) ในสี่ระดับพร้อมกัน ได้แก่ ระดับอุปกรณ์ (ลดแรงต้านทานและค่าความจุไฟฟ้าปรสิต), ระดับวงจร, ระดับชิป และระดับระบบโดยรวม

นี่คือการเปลี่ยนเป้าหมายในการพัฒนาอย่างสิ้นเชิง จากที่อุตสาหกรรมเคยวิ่งไล่ตามขนาดเรขาคณิตที่เล็กลง หัวเว่ยกำลังไล่ตามความเร็วของสัญญาณ ประกาศอย่างเป็นทางการของบริษัทอธิบายว่า กฎนี้คือ "หลักการนำทางใหม่สำหรับวิวัฒนาการของทั้งสารกึ่งตัวนำและระบบอิเล็กทรอนิกส์"

สถาปัตยกรรม "ลอจิกโฟลดิง" (LogicFolding) คืออะไร?

ลอจิกโฟลดิง คือรูปธรรมทางกายภาพของกฎเทา สเกลลิ่ง เป็นเทคนิคการเรียงซ้อนวงจรตรรกะแบบ 3 มิติในแนวตั้ง ซึ่งพับวงจรให้เป็นชั้นๆ เพื่อลดระยะทางของสายสัญญาณวิกฤต และลดภาระทางไฟฟ้าจากแรงต้านและความจุที่ทำให้สัญญาณช้าลง หัวเว่ยอ้างว่าวิธีนี้สามารถเพิ่มความหนาแน่นของทรานซิสเตอร์ได้มากกว่าการออกแบบแบบระนาบทั่วไปถึง 55% และเพิ่มประสิทธิภาพการใช้พลังงานต่อคอร์ประมวลผลขึ้น 41%

โรดแมปที่หัวเว่ยเผยแพร่ มีวิสัยทัศน์ว่าชิปสองชั้นจะออกสู่ตลาดในปี 2026 ซึ่งน่าจะอยู่ในชิป Kirin รุ่นใหม่สำหรับสมาร์ทโฟน Mate 90 ซีรีส์ และภายในปี 2031 จะมีชิปสามชั้นที่สามารถบรรลุความหนาแน่นของทรานซิสเตอร์เทียบเท่ากับสิ่งที่ TSMC และ Samsung จะผลิตได้ด้วยกระบวนการ 1.4nm และที่สำคัญอย่างยิ่งคือ ทั้งหมดนี้ถูกวางแผนโดยไม่ใช้เครื่อง EUV เลยแม้แต่เครื่องเดียว

ข้อกังขา: ยังไม่ผ่านการพิสูจน์ในระดับมหภาค

แม้จะมีการกล่าวอ้างที่ดูยิ่งใหญ่ แต่ก็มีเหตุผลหลักๆ หลายข้อที่น่ากังขา หนึ่ง ตัวเลขการเพิ่มความหนาแน่น 55% เป็นตัวเลขที่มาจากหัวเว่ยเอง และยังไม่ได้รับการตรวจสอบโดยอิสระ การที่ผลลัพธ์ในห้องแล็บจะนำไปสู่การผลิตจำนวนมากได้จริงหรือไม่นั้นยังเป็นคำถามปลายเปิด รายงานวิเคราะห์อิสระจากรอยเตอร์ (Reuters) ได้กล่าวถึงแนวทางนี้ว่า "เป็นหนทางให้จีนสร้างชิปที่ล้ำสมัยได้ แม้จะถูกคว่ำบาตรจากสหรัฐฯ" แต่ก็ย้ำเตือนว่า มันจะเป็นความก้าวหน้าครั้งยิ่งใหญ่จริงหรือไม่นั้น "ยังคงต้องรอดูกันต่อไป"

สอง สถาปัตยกรรมลอจิกโฟลดิงต้องเผชิญกับความท้าทายในทางปฏิบัติอย่างมหาศาล การระบายความร้อนจะยากขึ้นเป็นทวีคูณเมื่อวงจรตรรกะถูกซ้อนกันในแนวตั้ง ระบบนิเวศของเครื่องมือออกแบบที่จำเป็นต่อการนำสถาปัตยกรรมนี้ไปใช้อย่างน่าเชื่อถือยังไม่เติบโตเต็มที่ และอัตราผลผลิต (Yield) ในการผลิตชิปลอจิกสามชั้นในเชิงพาณิชย์ยังไม่เคยถูกพิสูจน์มาก่อน

เจนเซ่น หวง (Jensen Huang) ซีอีโอของ Nvidia แม้จะเรียกผลงานของหัวเว่ยว่าเป็น "ความก้าวหน้าครั้งสำคัญ" แต่ก็บอกว่า "ไม่ใช่ภัยคุกคามสำหรับ TSMC" พร้อมให้ข้อสังเกตว่า TSMC เองก็ใช้แพ็กเกจจิ้ง 3 มิติขั้นสูงมาหลายปีแล้ว และความท้าทายที่แท้จริงคือการเร่งการผลิต บททดสอบจริงครั้งแรกจะมาถึงกับการเปิดตัวชิป Kirin ในปลายปี 2026 ซึ่งจะแสดงให้เห็นว่า การเพิ่มความหนาแน่นตามที่กล่าวอ้างจะยังคงอยู่หรือไม่ เมื่อต้องผลิตเป็นจำนวนหลายล้านหน่วย

ผลกระทบต่อ Samsung และ SK Hynix

ผลกระทบต่อผู้ผลิตชิปเกาหลีใต้นั้นแตกต่างกันไปตามโฟกัสธุรกิจของแต่ละราย สำหรับ Samsung ซึ่งเป็นคู่แข่งโดยตรงกับ TSMC ในตลาดโรงงานรับจ้างผลิตชิประดับแนวหน้า กลยุทธ์ของหัวเว่ยก่อให้เกิดภัยคุกคามแบบมีเงื่อนไข หากลอจิกโฟลดิงประสบความสำเร็จ มันอาจจะบั่นทอนความได้เปรียบด้านการผลิตที่โรงงานของ Samsung ซึ่งติดตั้งเครื่อง EUV อยู่ในขณะนี้ ทำให้หัวเว่ยสามารถผลิตชิปตรรกะระดับแข่งขันได้สำหรับ AI และเซิร์ฟเวอร์ ผ่านโรงงานในประเทศหรือโรงงานที่จีนเข้าถึงได้ นั่นจะลดมูลค่าพิเศษของการเข้าถึงเครื่อง EUV และสร้างแรงกดดันด้านราคาต่อธุรกิจโรงงานรับจ้างผลิต

สำหรับ SK Hynix ภัยคุกคามเป็นแบบโดยอ้อมมากกว่า ลอจิกโฟลดิงเป็นสถาปัตยกรรมสำหรับชิปประมวลผลเชิงตรรกะ มันไม่ได้เกี่ยวโดยตรงกับการผลิต DRAM หรือหน่วยความจำแบนด์วิธสูง (HBM) ธุรกิจหน่วยความจำหลักของ SK Hynix ไม่ใช่เป้าหมายหลัก อย่างไรก็ตาม หากหัวเว่ยประสบความสำเร็จในการสร้างระบบนิเวศชิป AI ที่แข่งขันได้ บริษัทจีนอาจพึ่งพาผู้ผลิตชิปนอกประเทศจีนน้อยลง ซึ่งในที่สุดอาจลดทอนความต้องการผลิตภัณฑ์หน่วยความจำขั้นสูงที่ SK Hynix ขายเข้าสู่ระบบเหล่านั้น

สิ่งนี้เผยให้เห็นถึงอะไรในกลยุทธ์เซมิคอนดักเตอร์ของจีน

การมาของกฎเทา สเกลลิ่ง และลอจิกโฟลดิง เผยให้เห็นถึงกลยุทธ์ที่พัฒนาไปไกลเกินกว่าแค่การพยายามตามให้ทันในเรื่องขนาดการผลิตแบบเดิมๆ จีนกำลังพยายามกำหนดนิยามใหม่ว่าการพัฒนาชิปหมายถึงอะไร แทนที่จะสู้รบในสมรภูมิ EUV ตามกติกาที่ ASML, TSMC และ Samsung กำหนดไว้ หัวเว่ยกำลังพยายามเปลี่ยนสนามรบเสียเอง โดยวัดความก้าวหน้าด้วย "เวลา" ไม่ใช่ "นาโนเมตร"

การก้าวกระโดดทางสถาปัตยกรรมนี้เป็นส่วนหนึ่งของความพยายามในการพึ่งพาตนเองในวงกว้าง ซึ่งครอบคลุมการพัฒนาตั้งแต่ระดับอุปกรณ์, วงจร, ชิป ไปจนถึงระบบ ไม่ใช่แค่เฉพาะลิโธกราฟีเท่านั้น และมันยังเป็นสัญญาณว่าระบอบการควบคุมการส่งออกของวอชิงตัน แม้จะสร้างต้นทุนมหาศาล แต่ก็ไม่ได้หยุดยั้งความก้าวหน้าด้านชิปของจีน หากแต่มันได้เปลี่ยนทิศทางทรัพยากรจำนวนมหาศาลไปสู่เส้นทางสายอื่น การออกมาขอบคุณมาตรการคว่ำบาตรของสหรัฐฯ ต่อสาธารณะว่าเป็นตัวเร่งให้เกิดลอจิกโฟลดิง คือความพยายามที่จะประกาศว่า แรงกดดันนั้นได้ส่งผลย้อนกลับ

การเปิดตัวในงานประชุม IEEE ครั้งสำคัญในเซี่ยงไฮ้ คือการส่งสารที่จงใจว่าหัวเว่ยตั้งใจที่จะเป็นส่วนหนึ่งของวงสนทนาเซมิคอนดักเตอร์ระดับแนวหน้า ไม่ว่าจะถูกจำกัดเครื่องมือหรือไม่ก็ตาม สำหรับผู้กำหนดนโยบายในวอชิงตัน และคู่แข่งในโซลและซินจู๋ คำถามเร่งด่วนไม่ใช่ "จีนจะหาทางเลี่ยงการคว่ำบาตรได้หรือไม่?" อีกต่อไป แต่เป็น "ทางลัดเหล่านั้นจะกลายเป็นคู่แข่งที่น่ากลัวได้เร็วแค่ไหน?"