คำตอบการวิจัย
ประเด็นสำคัญ Huawei เสนอแนวคิด Tau (τ) Scaling Law ที่เน้น “time scaling” เพื่อลดเวลาการเดินทางของสัญญาณในชิป แทนการย่อทรานซิสเตอร์แบบดั้งเดิม และตั้งเป้าความหนาแน่นทรานซิสเตอร์เทียบเท่า 1.4 นาโนเมตรภายในปี 2031 [6][18] สถาปัตยกรรม LogicFolding จะจัดเรียงวงจรใหม่ให้เส้นทางสัญญาณสั้นลง ลดโหลดความต้านทานและความจุไฟฟ้า ช่วยเพิ่มประสิทธิภาพและความหนาแน่นของชิป [6][16][20] แนวคิดนี้มีความสำคัญต่ออุตสาหกรรมเซมิคอนดักเตอร์ของจีน เพราะข้อจำกัดด้านเครื่องมือผลิตขั้นสูง เช่น EUV ทำให้ต้องพึ่งนวัตกรรมด้านสถาปัตยกรรมชิปมากขึ้น [2][41] How does Huawei’s newly announced Tau (τ) Scaling Law and LogicFolding chip architecture aim to achieve transistor density equivalent to a 1 Huawei’s Tau (τ) Scaling Law proposes improving chips through architectural “time scaling” and LogicFolding rather than relying only on smaller transistor geometries. AI พรอมต์ Create a landscape editorial hero image for this Studio Global article: How does Huawei’s newly announced Tau (τ) Scaling Law and LogicFolding chip architecture aim to achieve transistor density equivalent to a 1. Article summary: Huawei says its new Tau (τ) Scaling Law is a way to keep improving chip capability without relying only on ever-smaller manufacturing nodes, and it claims this could let it design chips with transistor density equivalent. Topic tags: general, general web, news, user generated. Reference image context from search candidates: Reference image 1: visual subject "## China's Huawei Technologies expects to design high-end chips by 2031 with transistor density equivalent to 1.4-nanometre processes, despite U.S. sanctions that have made it har" source context "UPDATE 1-Huawei proposes new path for chip development amid ..." Reference image 2: visual subject "## China's
openai.com Huawei ได้เปิดตัวแนวคิดใหม่ในการพัฒนาชิปเซมิคอนดักเตอร์ชื่อ Tau (τ) Scaling Law พร้อมกับสถาปัตยกรรมชิปที่เรียกว่า LogicFolding โดยบริษัทระบุว่าแนวทางนี้อาจทำให้สามารถออกแบบชิปที่มีความหนาแน่นทรานซิสเตอร์เทียบเท่ากระบวนการผลิต 1.4 นาโนเมตร ภายในปี 2031 แม้จีนจะยังไม่สามารถเข้าถึงเครื่องมือผลิตชิปขั้นสูงระดับโลกได้ก็ตาม
แนวคิดนี้ถือเป็นการเปลี่ยนทิศทางจากวิธีพัฒนาเซมิคอนดักเตอร์แบบดั้งเดิมที่เน้นการย่อขนาดทรานซิสเตอร์ ไปสู่การปรับปรุงสถาปัตยกรรมและการออกแบบระบบโดยรวมแทน
ทำไม Huawei ต้องมองไกลกว่าการย่อทรานซิสเตอร์
ตลอดหลายทศวรรษที่ผ่านมา อุตสาหกรรมชิปอาศัยหลักการ Moore’s Law ซึ่งหมายถึงการเพิ่มจำนวนทรานซิสเตอร์บนชิปโดยการย่อขนาดทรานซิสเตอร์ให้เล็กลงอย่างต่อเนื่อง
คนยังถาม คำตอบสั้น ๆ สำหรับ "Tau Scaling Law ของ Huawei: ทางลัดใหม่สู่ชิปเทียบเท่า 1.4 นาโนเมตรโดยไม่ต้องย่อทรานซิสเตอร์" คืออะไร Huawei เสนอแนวคิด Tau (τ) Scaling Law ที่เน้น “time scaling” เพื่อลดเวลาการเดินทางของสัญญาณในชิป แทนการย่อทรานซิสเตอร์แบบดั้งเดิม และตั้งเป้าความหนาแน่นทรานซิสเตอร์เทียบเท่า 1.4 นาโนเมตรภายในปี 2031 [6][18]
ประเด็นสำคัญที่ต้องตรวจสอบก่อนคืออะไร? Huawei เสนอแนวคิด Tau (τ) Scaling Law ที่เน้น “time scaling” เพื่อลดเวลาการเดินทางของสัญญาณในชิป แทนการย่อทรานซิสเตอร์แบบดั้งเดิม และตั้งเป้าความหนาแน่นทรานซิสเตอร์เทียบเท่า 1.4 นาโนเมตรภายในปี 2031 [6][18] สถาปัตยกรรม LogicFolding จะจัดเรียงวงจรใหม่ให้เส้นทางสัญญาณสั้นลง ลดโหลดความต้านทานและความจุไฟฟ้า ช่วยเพิ่มประสิทธิภาพและความหนาแน่นของชิป [6][16][20]
ฉันควรทำอย่างไรต่อไปในทางปฏิบัติ? แนวคิดนี้มีความสำคัญต่ออุตสาหกรรมเซมิคอนดักเตอร์ของจีน เพราะข้อจำกัดด้านเครื่องมือผลิตขั้นสูง เช่น EUV ทำให้ต้องพึ่งนวัตกรรมด้านสถาปัตยกรรมชิปมากขึ้น [2][41]
แต่สำหรับ Huawei มีสองแรงกดดันสำคัญที่ทำให้แนวทางนี้ทำได้ยากขึ้น
ข้อจำกัดทางกายภาพและต้นทุนของการย่อทรานซิสเตอร์ในระดับนาโนที่เล็กลงเรื่อย ๆ
มาตรการควบคุมการส่งออกจากสหรัฐและพันธมิตร ซึ่งจำกัดการเข้าถึงเครื่องมือผลิตชิปขั้นสูง เช่น เครื่อง EUV lithography
ปัจจุบัน พันธมิตรด้านการผลิตของ Huawei อย่าง SMIC (Semiconductor Manufacturing International Corporation) ยังผลิตชิปขั้นสูงได้ราวระดับ 7 นาโนเมตร ซึ่งยังตามหลังผู้ผลิตชั้นนำของโลกหลายรุ่นเทคโนโลยี
ด้วยข้อจำกัดด้านการผลิต Huawei จึงหันมาเน้นการเพิ่มประสิทธิภาพจาก การออกแบบและสถาปัตยกรรมชิป มากขึ้น
Tau (τ) Scaling Law คืออะไร Huawei เปิดเผยแนวคิดนี้ในงาน IEEE International Symposium on Circuits and Systems (ISCAS) 2026 โดยเสนอหลักการใหม่ในการพัฒนาเซมิคอนดักเตอร์
หัวใจของแนวคิดคือการเปลี่ยนจากการย่อขนาดเชิงกายภาพของทรานซิสเตอร์ (geometric scaling) ไปสู่สิ่งที่เรียกว่า “time scaling”
Geometric scaling (แนวทางดั้งเดิม): เพิ่มประสิทธิภาพโดยทำให้ทรานซิสเตอร์เล็กลงTime scaling (Tau scaling): เพิ่มประสิทธิภาพโดยลดเวลาที่สัญญาณต้องใช้ในการเดินทางผ่านวงจร แนวคิดนี้มุ่งลดค่าที่เรียกว่า time constant (τ) หรือเวลาหน่วงของสัญญาณในระบบคอมพิวเตอร์ โดยปรับปรุงตั้งแต่ระดับอุปกรณ์ วงจร ไปจนถึงสถาปัตยกรรมระบบทั้งหมด
เมื่อสัญญาณเดินทางได้เร็วขึ้นและโครงสร้างวงจรถูกจัดระเบียบอย่างมีประสิทธิภาพมากขึ้น ระบบก็สามารถให้ประสิทธิภาพที่ใกล้เคียงกับชิปที่มีความหนาแน่นทรานซิสเตอร์สูงกว่า แม้ไม่ได้ย่อทรานซิสเตอร์จริง ๆ
แนวคิดนี้บางสื่อเรียกว่า “Her’s Law” ซึ่งถูกมองว่าเป็นการเปลี่ยนกระบวนทัศน์จาก Moore’s Law ที่เน้นเรขาคณิต ไปสู่การเพิ่มประสิทธิภาพเชิงเวลาในระบบคอมพิวเตอร์
LogicFolding: สถาปัตยกรรมที่ทำให้แนวคิดนี้เป็นจริง เพื่อทำให้ Tau Scaling ใช้งานได้จริง Huawei ได้พัฒนาเทคโนโลยีหลักชื่อ LogicFolding
สถาปัตยกรรมนี้จะปรับการจัดวางวงจรใหม่เพื่อให้เส้นทางสัญญาณสั้นลง และลดผลกระทบจากความต้านทานไฟฟ้าและความจุไฟฟ้าในวงจร
แนวคิดสำคัญของ LogicFolding ได้แก่
ลดระยะทางการเดินทางของสัญญาณ
ลดโหลดความต้านทานและความจุในวงจร
เพิ่มความหนาแน่นทรานซิสเตอร์เชิงประสิทธิภาพ
ปรับปรุงประสิทธิภาพและประหยัดพลังงาน
บางคำอธิบายระบุว่าเทคนิคนี้อาจใช้ การจัดวงจรแบบซ้อนหรือพับ (stacked/folded structures) เพื่อให้เส้นทางสัญญาณสั้นลงและจัดวางวงจรได้หนาแน่นขึ้น แม้ไม่ได้ลดขนาดกระบวนการผลิตจริง
Huawei ยังกล่าวว่าการปรับปรุงจะเกิดขึ้นพร้อมกันในหลายระดับ ตั้งแต่
ระดับอุปกรณ์ (device)
ระดับวงจร (circuit)
ระดับชิป (chip)
ระดับระบบ (system)
เพื่อให้ผลรวมของประสิทธิภาพดีขึ้นทั้งระบบ
แนวคิดนี้ถูกใช้แล้วในชิปหลายร้อยแบบ Huawei ระบุว่าแนวคิดที่อยู่เบื้องหลัง Tau Scaling ถูกนำไปใช้ในการออกแบบ ชิปหลายร้อยรุ่น ในช่วงหลายปีที่ผ่านมา
บริษัทมีแผนนำสถาปัตยกรรม LogicFolding ไปใช้ใน ชิป Kirin รุ่นใหม่ ที่จะเปิดตัวในสมาร์ตโฟน Huawei รุ่นถัดไป
หากการใช้งานจริงประสบความสำเร็จ ชิปเหล่านี้จะเป็นบททดสอบสำคัญของแนวคิดนี้ในผลิตภัณฑ์ที่ผลิตจำนวนมาก
ความหมายเชิงยุทธศาสตร์ต่ออุตสาหกรรมชิปของจีน การประกาศครั้งนี้ไม่ได้สำคัญแค่ในเชิงเทคโนโลยี แต่ยังเกี่ยวข้องกับยุทธศาสตร์อุตสาหกรรมของจีน
มาตรการควบคุมการส่งออกที่นำโดยสหรัฐทำให้จีนเข้าถึงเครื่องมือผลิตเซมิคอนดักเตอร์ขั้นสูงได้ยาก โดยเฉพาะระบบ EUV lithography ที่จำเป็นสำหรับโหนดการผลิตระดับแนวหน้าของโลก
เมื่อไม่สามารถแข่งขันด้านกระบวนการผลิตได้เต็มที่ บริษัทจีนจึงต้องมองหาแนวทางอื่นในการเพิ่มประสิทธิภาพชิป เช่น
การออกแบบสถาปัตยกรรมใหม่
การบรรจุชิปขั้นสูง (advanced packaging)
การเพิ่มประสิทธิภาพระดับระบบ
Tau Scaling Law จึงเป็นความพยายามของ Huawei ในการลดการพึ่งพาเทคโนโลยีการผลิตที่ถูกจำกัด และสร้างเส้นทางพัฒนาเซมิคอนดักเตอร์ของตนเอง
สิ่งที่ยังต้องพิสูจน์ แม้แนวคิดนี้จะน่าสนใจ แต่ในตอนนี้ยังถือเป็น โรดแมปเชิงแนวคิด มากกว่าความสำเร็จที่พิสูจน์แล้ว
รายงานระบุว่า Huawei ยังไม่ได้เผยแพร่ผลทดสอบประสิทธิภาพที่ผ่านการตรวจสอบโดยองค์กรอิสระ เพื่อยืนยันว่าชิปตามแนวคิดนี้จะสามารถเทียบเท่าชิปกระบวนการผลิต 1.4 นาโนเมตรจริงหรือไม่
ความสำเร็จของแนวคิดนี้จึงจะชัดเจนขึ้นเมื่อมีชิปเชิงพาณิชย์รุ่นใหม่ออกสู่ตลาดในอนาคต
ภาพใหญ่ของอุตสาหกรรมชิป แม้จะยังไม่พิสูจน์เต็มที่ แต่แนวคิดของ Huawei สะท้อนแนวโน้มที่กำลังเกิดขึ้นในอุตสาหกรรมเซมิคอนดักเตอร์ นั่นคือ
ความก้าวหน้าของชิปในอนาคตอาจมาจากสถาปัตยกรรม การบรรจุ และการออกแบบระบบมากขึ้น ไม่ใช่แค่การย่อทรานซิสเตอร์อย่างเดียว
สำหรับ Huawei และอุตสาหกรรมชิปของจีน Tau Scaling Law จึงเป็นความพยายามรักษาความก้าวหน้าทางคอมพิวติ้ง แม้ต้องเผชิญข้อจำกัดด้านเทคโนโลยีการผลิตระดับโลก
techinsights.com
Huawei Matebook Fold Uses Kirin X90 Built on SMIC's 7nm (N+2 ...
